FPGA延时／面积最小化工艺映射分层序列法

提出了一个求解ＦＰＧＡ延时／面积最小化工艺映射分层序列法。它首先给出了求解延时最小化工艺映射的步骤；然后在不增加延时的情况下，进行面积最小化。     

非线性M IMO 系统H 2 öH ∞模糊输出反馈控制

研究了非线性MIMO系统H2／H∞模糊输出反馈控制问题．采用局部线性化方法，用T—S模糊线性模型逼近非线性系统．在希望的H∞干扰抑制约束下，通过最小化H2控制性能指标，实现了模糊输出反馈次优控制．通过将优化问题转化成特征值问题(EVP)，应用线性矩阵不等式(LMI)优化方法求解，简化了问题的求解过程．所设计的闭环系统在平衡点是局部二次型稳定的，系统抗扰性能和动态性能均较好．     

基于0/1背包问题的算法探究

0／1背包问题是计算机科学中的一个经典问题。动态规划法，递归法，回溯法是求解该问题的三种典型方法，使用这三种方法求解0／1背包问题，并对各算法进行了理论分析。用不同规模的0／1背包问题对三种算法进行测试，比较它们的运行时间，发现测试结果与其理论分析结果相符．最后指出就求解不同规模的0／1背包问题而言各算法的优劣。     

FPGA最小延时工艺映射理论及算法

本文以动态规划和网络流理论为基础，提出一种新的求解基于ＬＵＴ结构的ＦＰＧＡ工艺映射算法，并证明了它能获得最小延时目标电路，算法计算复杂度低.     

用MATLAB编程构造最优二叉树

本文利用MATLAB编程实现了最优二叉树的构造，说明了基于MATLAB6．0用动态规划法求解问题的方法。     

快速成型制造中零件制作方向的优化方法

通过分析STL模型的几何特性和快速成型的工艺过程，建立了台阶效应、支撑面积和制作时间3个目标的优化模型，并分别利用遗传算法进行了求解，建立了独立满意度；然后采用线性加权法建立了综合满意度函数。利用遗传算法求解，得到优化的制作方向．实验结果表明，该方法能够有效地解决快速成型中的制作方向优化问题．     

VLSI性能驱动工艺映射算法

在ＶＬＳＩ工艺映射过程中计算连线延时是非常困难的，因为此时未进行布图设计，不知道连线长度。本文提出一种称为布图算法驱动的工艺映射技术，其基本思想是研究面向映射的延时驱动布图算法，并用其进行工艺映射过程中的导线延时估计。     

基于稳态非线性模型和线性ARX模型组合的非线性预测控制

通过点集映射来表示非线性系统的稳态模型,用系统的稳态增益来修正具有外界输入的线性自回归（AutoRegressive with eXternal input, ARX）模型的动态增益,提出了一种基于稳态非线性模型和线性ARX模型组合的非线性预测控制算法．该算法用递归最小二乘法在线辨识系统的动态模型参数,用序列二次规划算法求解目标函数．最后通过对典型化工非线性对象pH中和过程的仿真对本算法进行了验证．结果表明,本算法比广义预测控制算法具有更好的设定值跟踪性能和抗干扰能力．     

基于可满足性模理论的虚拟网映射问题求解

针对物理网络不支持路径分割且物理节点不支持重复映射的虚拟网映射问题，建立以物理网络资源消耗量最小化为目标的整数线性规划模型；基于可满足性模理论，构建这类虚拟网映射问题的SMT公式，并采用SMT求解器求解最优解。实验表明，所提方法能有效提高虚拟网络构建请求的接受率和物理网络提供商的长期收益。     

一类含未建模动态的奇异时滞系统的鲁棒镇定问题

利用线性矩阵不等式的方法，研究了一类同时含有参数摄动和未建模动态的线性奇异时滞系统的鲁棒镇定问题.得到了系统可鲁棒镇定的一个充分条件，用线性矩阵不等式的方法，将控制器的求解问题转化为受限线性矩阵不等式的求解问题，并给出了受限线性矩阵不等式的具体解法．最后举例说明了所提出方法的正确性．     

面向延迟和面积平衡的时钟网变线宽算法

在深亚微米下,变线宽技术是互连线优化的一种有效方法,针对时钟网布线,提出一种分布优化时延、面积和时钟偏差的变线宽算法,其中各阶段的优化是有机结合的,首先,提出一种基于敏感度的方法优化互连线树的延迟;而后在满足延迟约束的条件下,通过近似规划法使连线面积的增加最小;最后,为了确保时钟偏差小于给定的约束,进一步对时钟树枝宽度进行局部调整,实验表明,通过将基于敏感度的方法和较严格的数学规划方法结合起来可有     

DAG-Map: graph-based FPGA technology mapping for delay optimization

A graph-based technology-mapping package for delay optimization in lookup-table-based field programmable gate array (FPGA) designs is presented. The algorithm, DAG-Map, carries out technology mapping and delay optimization on the entire Boolean network, instead of decomposing it into fan-out-free trees. As a preprocessing phase of DAG-Map, a general algorithm called DMIG, which transforms an arbitrary n-node network into a two-input network with only an O(1) factor increase in network depth, is introduced. A matching-based technique that minimizes area without increasing network delay, and is used in the postprocessing phase of DAG-Map is discussed. DAG-Map is compared with previous FPGA mapping algorithms on a set of logic synthesis benchmarks. The experimental results show that, on average, DAG-Map reduces both network delay and the number of look-up tables     

Defect-Tolerant Mapping of CMOL Circuit Targeting Delay Optimization

In view of the significant number of defective nanodevices in the Cmos/nanowire/MOLecular hybrid (CMOL)circuit,defect-tolerant mapping is an essential step to achieve correct logic operations in defective CMOL circuits.However,less effort has been made to improve circuit delay by defect-tolerant strategies.In this paper,the factors affecting the delay of mapped circuits are analyzed,and the path-tree based defect-tolerant mapping method for the delay optimization is proposed.From the logic-domain,the terminology of the path tree is presented,and the logic circuit is first partitioned into multiple path trees.Then,the mapping areas in the physic-domain are pre-planned for (near) critical path trees.During the mapping process,the specific mapping modes and an updating strategy are formulated to map the path trees:inputs are mapped based on input sorting;(near) critical path trees are mapped with priority,while the others are mapped in a hierarchical way.Finally,an improved tabu search algorithm is employed to verify the validity of the proposed defect-tolerant mapping method.Experimental evaluations on the ISCAS benchmarks show that the proposed method can reduce circuit delay by 15.22％.     

针对MUX-LUT混合结构的FPGA工艺映射算法研究

针对具有MUX-LUT混合结构的FPGA芯片，提出一种对其进行工艺映射的面积优化映射算法．该算法的内容包括逻辑门电路到MUX网络的转换方法，MUX网络到FPGA芯片逻辑单元的映射方法．文中算法采用模式匹配的方法除去电路中的冗余MUX，以减少映射结果的面积开销．应用测试电路分别对该算法和Xilinx的Foundation系统对XC4003E芯片的工艺映射结果进行了比较测试，并给出了测试结果。     

基于FPGA的VGA多幅图片动态显示系统

本文使用FPGA芯片,在QuartusⅡ 工作平台下,利用Verilog硬件描述语言,实现了VGA多幅图片动态彩色显示系统的设计.设计中将VGA显示的同步控制、图像显示地址、像素存储单元、动图延迟器、颜色产生等模块集成在一块可编程FPGA芯片上,提高了显示系统的集成度和电路的可靠性.由于FPGA的在系统可编程特性,所设计的参数可通过现场编程调整,增强了显示系统设计电路适配的灵活性.在显示的效果上,提高了显示图片的趣味性,该显示系统能够应用到视频特技效果的切换技术中.     

机载PLD大规模组合逻辑反求装置的研制

为了解决目前无法以人工手段求解航空电子产品中可编程逻辑器件(PLD)大规模输出与输入的组合逻辑关系、影响航空产品维修这一问题,以FPGA为控制器开发用于遍历输入并读取相应输出的可操作不同机载PLD器件的硬件,并运用广义的动态规划方法设计逻辑反求算法,通过排除无关数据、查找顶层逻辑树、进行递归层层简化合并,从大数据中提取逻辑范式,研制了一款可以自动求解机载(PLD)大规模组合逻辑关系的反求装置。实验结果表明,本装置操作简单灵活,可以针对多种机载PLD器件,在较短的时间内准确求解大规模组合逻辑关系,所做研究对航空电子产品的电路原理分析与对电路板的深修有重要指导意义。     

基于线性滤波的树结构动态规划立体匹配算法

传统的动态规划立体匹配算法能有效保证匹配精度的同时提高运行速度, 但得到的视差深度图会出现明显的条纹现象,同时在图像弱纹理区域以及边缘存在较高的误匹配. 针对该问题,提出了一种新的基于线性滤波的树形结构动态规划立体匹配算法. 算法首先运用改进的结合颜色和梯度信息参数可调的自适应测度函数构建左右图像的匹配代价, 然后以左图像为引导图对构建的匹配代价进行滤波; 再运用行列双向树形结构的动态规划算法进行视差全局优化, 最后进行视差求精得到最终的视差图.理论分析和实验结果都表明, 本文的算法能有效地改善动态规划算法的条纹现象以及弱纹理区域和边缘存在的误匹配.     

有约束多变量动态矩阵控制算法

针对我变量有约束动态矩阵控制问题,以输出预测值与未来参考轧迹序列误差的绝对值之和作为性能指标,通过线性化处理使其转化为目的的规划问题,从而使在线滚动优化非常容易,并可充分利用全部操作变量优化系统的动态性能。当约束遭到振动短暂破坏时,不会象线性规划那样终止计算,而是继续向参考轧迹逼近,在有限时域内达到设定值。仿真实例验证了该算法的有效性。     

Sink轨迹固定传感器网络的高效数据采集机制

在sink移动轨迹固定的传感器网络中,由于sink点有限的通信时间和节点的随机分布,使得很难兼顾数据采集量的提高和整体能耗的降低.为了解决该问题,提出了一种最大数据量最短路径(maximum amount shortest path,简称MASP)数据采集方法.MASP对网络中成员节点与sub-sink节点之间的匹配关系进行集中式优化.采用0-1线性规划方法对MASP问题进行形式化描述,提出了一种基于二维染色体编码的遗传算法进行求解,并给出了相应的数据通信协议设计.另外,MASP可以扩展支持低密度网络和多sink点网络.基于OMNET++的仿真结果表明,MASP在能耗利用率方面要远远优于最短路径树方法(shortest path tree,简称SPT)及固定sink数据采集方法.