基于FPGA的PCM码收发模块设计

为检验采集模块输出的PCM码,设计基于FPGA的PCM码收发模块,通过设计模拟PCM码源、PCM码解码接收模块,自行判断输出和接收的正确性,收发模块逻辑功能由FPGA完成。解码接收后的数据经USB接口回传至上位机,通过上位机软件检验PCM码收发模块工作情况。     

1比特PCM码同步器的研究

提出一种在遥测系统中PCM码同步时钟快速恢复的新方法,与过去使用的模拟/数字锁相环法进行了比较,并以此设计出一种快速、宽带、高精度的PCM码时钟的再生电路。同时给出了该电路的性能分析及实验结果。     

应用于AVS视频解码器的VLD设计

设计了一种可应用于国家标准AVS(Audio Video Coding Standard)的变字长解码器,根据码流特点进行硬件模块划分;采用桶形移位器并行解码,每个时钟解一个码字,采用Verilog语言进行设计、模拟,通过了FPGA验证。用0.18μmCMOS工艺库综合,电路规模为1.6万门左右,最高频率能够达到166MHz,可实时解码720p/1080i高清AVS码流。     

应用于AVS视频解码器的VLD设计

设计了一种可应用于国家标准AVS(Audio Video Coding Standard)的变字长解码器,根据码流特点进行硬件模块划分;采用桶形移位器并行解码,每个时钟解一个码字,采用Verilog语言进行设计、模拟,通过了FPGA验证.用0.18μmCMOS工艺库综合,电路规模为1.6万门左右,最高频率能够达到166MHz,可实时解码720p/1080i高清AVS码流.     

适用于H.264视频解码器的VLD设计

设计了一种适合于H-264的变字长解码器，根据码流特点进行模块划分，减少硬件开销；采用并行结构解NAL包，解码效率高；采用了桶形移位器，进行并行解码，每个时钟解一个码字。采用Verilog语言进行设计、仿真，并通过了FPGA验证，可以在FPGA上实时解码标准清晰度的H．264视频。用0．18μm CMOS工艺库作综合，电路规模为1．6万门左右，最高频率能够达到150MHz。     

遥测数字视频信号高速采集存储系统的设计与应用

介绍了遥测数字视频信号的高速采集与实时存储,主要阐述了系统整体设计、存储器硬件设计、FPGA逻辑时序设计以及系统自检测试;其中硬件设计包括数据解码、Flash硬件设计以及LVDS调度模块,时序设计包括视频信号采集模块时序和Flash读写擦控制时序;本设计由FPGA来控制视频信号的高速采集和图像数据的高速串化与解串,通过LVDS接口传输方式进行Flash存储,再将存储模块中的数据读出,发送至地面综合测试台进行解包分析,完成自检功能。其中输入数据码流为31MB/s,供电电压28V左右,帧率为100帧/秒;本设计具有高码流、存储容量高的特点,大大提高了遥测系统的可靠度,已经在项目中得到应用。     

FPGA的实时PCM遥测数据传输系统设计

为解决遥测系统的高速传输问题,设计了嵌入式架构的实时PCM遥测数据传输系统.该系统采用FPGA进行IRIG-B时码信息提取,并按照时码信息完成遥测数据的帧同步、串并转换,然后采用ARM处理器完成遥测数据的显示、本地存储和网络上传功能.实验表明,该系统传输PCM遥测数据稳定可靠,实时性强,满足小型航空器的实时数据监控需求.     

异步串行通信的研究与实现

为提高串行通信在实际应用中的抗干扰能力,设计实现一种异步串行通信方法。通信数据采用差分曼彻斯特编码,根据编码特点获取同步时钟来对传输数据进行解码和接收。本文基于FPGA实现了异步串行通信的发送模块、编码模块、解码模块和接收模块,并对该通信方法进行实际测试验证。测试结果表明,本文给出的异步串行通信方法稳定可行。     

Huffman并行解码算法的改进与实现

为了提高Huffman解码的效率和实时性,采用并行处理技术和改进的Huffman并行解码算法,设计基于现场可编程门阵列FPGA的Huffman并行解码器。在不考虑Huffman编码长度的情况下,解码器通过插入流水线结构的方法将Huffman码流的码流头和信息码流分开,同时进行解码。硬件仿真结果表明,在一个时钟节拍内解码器处理的数据位数与解码效率成正比,位数越多,实时性越好。     

某型无人机机载遥测系统帧结构设计

本文根据某型无人机遥测系统的特点与需求,结合现代遥测系统的典型应用,对传统固定格式的PCM帧结构进行了改进,设计了一种可支持每组多路多组并发采集的PCM码流与多路异步数据码流复用传输方式的帧结构.