BLAKE算法的硬件实现研究

随着对MD5和SHA1攻击方法的提出,美国国家标准技术研究所(NIST)组织启动了SHA-3的征集计划,目前已进入第3轮.BLAKE算法进入了最后一轮竞赛,文中首先综述了BLAKE算法从提交到目前为止在硬件评估方面的状况.在此基础上优化了BLAKE压缩函数在FPGA上实现的关键路径,并在FPGA平台上实现了BLAKE算法.和现有的BLAKE算法在FPGA上实现的吞吐率相比,文中实现结构的吞吐率又有提升.     

SHA-3候选算法Keccak的Matlab设计与实现

由KIST发起的新一代Hash函数标准SHA-3的全球公开征集过程目前已进入最后一轮筛选,Kcccak是进入最后一轮的J个候选者之一。介绍了Keccak算法及特点,给出了一种基于Matlab、带有图形界面GUI的Keccak程序设计与实现过程。本程序既可用于实际的Keccak Hash值运算,最重要的是为Keccak的教学与研究提供了一个方便直观的工具。     

低硬件成本的高性能Hash算法加速器VLSI设计

本文基于安全Hash算法(SHA-1),提出了一种结构优化的SHA-1硬件加速器.本设计通过改进数据通路,加快了运算单元的速度;同时,采用动态操作数生成的方法,节约了硬件资源.设计采用SMIC0.25μm CMOS工艺综合,其核心电路(core)等效门为16.8k;在86MHz的工作频率下,其数据吞吐率达1.07Gbps.分析结果显示,该硬件加速器具备低成本和高性能的特点,适用于PDA、智能手机等面积受限的移动设备,具有良好的应用前景.     

高性能BLAKE算法研究及其FPGA实现

BLAKE算法是基于ChaCha流密码和采用标准HAIFA迭代模式的SHA-3候选算法之一。针对现有BLAKE算法对于循环单元中G函数模型的研究少,且没有考虑硬件代价及实现结果等问题,提出可重构的设计思想,在FPGA上实现了BLAKE算法循环单元的三种G函数模式。在Xilinx Virtex-5 FPGA上的实现结果表明,在不影响性能的前提下,本方案可重构后的面积比分别实现的面积总和减少了58%。     

基于COS的Hash接口设计与实现

基于片上操作系统(COS)的Hash函数可扩展性较差。针对该问题,提出一种可重构的Hash接口方法。该方法引入面向对象的概念,由Hash算法接口与Hash算法设置接口2个部分组成,利用存储在EEPROM中的Hash算法设置接口对Hash算法接口进行实例化,使之具备密码服务功能。验证结果表明,该方法具有较强拓展性,能够达到预期设计目标。     

Skein算法的流水线结构设计与实现

硬件实现的速度和性能是SHA-3算法甄选的重要指标。针对SHA-3末轮5个候选算法之一的Skein算法,结合其4轮迭代结构的关键路径较短而8轮迭代结构实现所用的选择器较少的优点,采用FPGA实现了一个两级流水线结构的Skein算法IP核。仿真验证结果表明,该算法在Xilinx Virtex-5上数据吞吐量达到6. 4Gbps,比之前的非流水线结构速度性能提高了82%以上,硬件资源利用率提高了2100,特别适用于Hash树计算。     

基于随机Hash锁的RFID算法研究

在分析RFID应用安全需求的基础上,时现有算法机制安全问题的解决方案进行讨论,寻找存在的问题,提出一种RFID应用的改进随机Hash锁算法,经基于随机预言模型的安全理论和数据实验证明,该算法前向安全、负载小、效率高、安全性好、成本低,能较好的解决RFID应用安全问题.     

TOE Hash冲突处理设计与实现

随着以太网速率的不断提高,为了处理TCP/IP协议CPU承受了巨大的负担,因此使用单独的TCP卸载引擎处理TCP数据流显得尤为重要。TCP卸载引擎首先需要对链接进行辨认,而Hash函数作为一种发挥映射作用的函数常常被用于TCP链接的辨认。然而使用Hash函数后将不可避免地产生Hash冲突问题。设计实现的孔雀散列冲突解决方式相较传统一冗余与三冗余结构,分别节省4.1%空间与51.57%空间。在使用同种Hash且填充率为106%的情况下,孔雀散列的冲突解决率相较传统一冗余与三冗余结构分别提升21%与降低1%。在综合考虑使用空间与冲突解决率的情况下该方案有显著优势。     

基于Hash改进的k-means算法并行化设计

为了解决k-means算法在Hadoop平台下处理海量高维数据时聚类效果差,以及已有的改进算法不利于并行化等问题,提出了一种基于Hash改进的并行化方案。将海量高维的数据映射到一个压缩的标识空间,进而挖掘其聚类关系,选取初始聚类中心,避免了传统k-means算法对随机选取初始聚类中心的敏感性,减少了k-means算法的迭代次数。又结合MapReduce框架将算法整体并行化,并通过Partition、Combine等机制加强了并行化程度和执行效率。实验表明,该算法不仅提高了聚类的准确率和稳定性,同时具有良好的处理速度。     

用于内存数据库的Hash索引的设计与实现

电信领域已成为数据密集型行业,需要高性能的数据库系统作为支撑系统,基于磁盘的数据库系统不能满足“实时”、“近实时”访问数据库的需求,将数据库核心数据驻留在内存中,可以使用内存数据库来满足需求。Hash索引是数据库系统中广泛使用的索引技术之一,它能够快速地访问数据,易于设计和实现。该文根据内存数据库的特点,为电信网管系统的内存数据库设计并实现了Hash索引。     

单向散列函数SHA-512的优化设计

在分析NIST的散列函数SHA-512基础上,对散列函数SHA-512中的关键运算部分进行了分解,通过采用中间变量进行预行计算,达到了SHA-512中迭代部分的并行计算处理,提高了运算速度。通过这种新的硬件结构,优化后的散列函数SHA-512在71.5MHz时钟频率下性能达到了1 652Mbit/s的数据吞吐量,比优化前性能提高了约2倍,最后还将实验结果与MD-5、SHA-1商用IP核性能进行了比较。     

基于三维小波变换的视频散列算法

针对视频水印系统的安全性问题,提出一种基于三维小波变换的视频散列算法。该算法对预处理后的三维视频序列依次进行行方向一维小波变换、列方向一维小波变换和时间方向一维小波变换,完成视频序列的一层三维离散小波变换,并给出散列计算结果。仿真实验证明,该算法对帧内像素移动攻击及随机帧抖动攻击具有较强的鲁棒性。     

单向Hash函数SHA-1的统计分析与算法改进

对SHA-1算法的完备度、雪崩效应度、严格雪崩效应及抗碰撞性进行了逐拍统计分析。针对目前密码学界所揭示出的SHA-1设计缺陷,主要以增强SHA-1算法的非线性扩散特性及抗碰撞性为目标,对其进行改进。改进算法在混合函数中逆序使用改进后的扩展码字序列,并在算法首轮的混合函数中引入整数帐篷映射,加速了差分扩散,改变了原来固定的链接变量传递方式,修正了算法内部结构的设计缺陷。测试与分析结果表明,改进算法提高了非线性扩散程度,增强了算法的安全性。     

基于FPGA的SHA-1算法的设计与实现

SHA-1算法是目前常用的安全散列算法，被广泛地应用于电子商务等信息安全领域。为了满足安全散列算法的计算速度，该文将SHA-1分成5个硬件结构模块来实现，每个模块可以独立工作。对其进行了优化，达到了缩短关键路径的目的，提高了计算速度。独立的模块使得对每个模块的修改都不会影响其他模块的工作，为模块的进一步优化提供了方便。     

基于Hash函数的RFID系统防碰撞算法的研究

防碰撞算法是RFID系统的关键技术之一;针对动态帧时隙ALOHA算法(EDFSA)的局限性,提出了一种基于Hash函数的防碰撞算法;在算法中,标签通过Hash函数选择时隙发送信息,阅读器通过精确的标签数目估计方法来动态改变帧长度,从而提高了系统识别效率;文中详细介绍了算法设计流程,通过建立数学模型对算法进行分析,证明了系统识别效率期望值突破了36.8%的限制,仿真实验进一步证明了该算法在识别大量标签时效率明显优于动态帧时隙ALOHA算法.     

Hash算法在网络处理器中的实现

提出一种应用于网络处理器的Hash算法,通过建立新型查找表的结构和构造两级Hash函数,能够有效地解决Hash冲突的问题。描述Hash表的软件建立流程和硬件查找过程,在Hash查找的基础上,给出硬件表项的学习过程和老化方法,简化表项的更新操作。针对不同的应用,建立不同类型的Hash表,合理地利用内外部存储资源,兼顾了存储资源和处理速度的平衡。实验结果表明,该算法对各种查找表中不同的表项数目和关键词长度均具有较好的兼容性,成功查找的平均长度为2,减少了存储器的访存次数,其单个微引擎的查找速度高达25Mb/s,能够满足网络处理器接口处理带宽20Gb/s的要求。     

基于Matlab与声卡的低频信号发生器的设计与实现

介绍了用Matlab与声卡来实现低频信号发生器的设计过程.