利用CPU时间戳实现局域网时间同步的新机制

当前在网络应用中,经常需要多台计算机协同工作,因而要有一个统一时钟。提出一种利用CPU内部高精度时间戳实现局域网时钟同步的新机制,并用VC++语言编写了服务端与客户端软件,且在Windows XP 和Windows 2000环境的小型局域网进行测试。结果表明,该算法同步精度较高,且系统运行稳定。     

网络化测试系统的时钟同步方法研究

时钟同步是网络化测试系统中关键问题之一;设计一种新型的软件同步方法,实现了局域网范围内网络化测试设备间的时钟同步;这种时钟同步方法中,从时钟向主时钟发送同步消息,主时钟对接收到从时钟的同步请求消息进行处理,并根据从时钟是否失去同步而采取相应措施;此种为网络化测试系统的时钟同步提供了一种解决方案,在8个测试单元机以2秒为同步周期进行测试时,时钟同步精度可以达到50μs,具有一定的实用性和推广价值。     

混合时钟同步技术在船舶电力系统同步相量测量中的应用研究

针对船舶电力系统相对于陆地广域电力系统的不同特性,分析传统时钟同步方法对于船舶同步向量测量单元(SPMU)的局限性,采用一种基于IEEE1588协议的卫星时钟同步与局域网时钟同步相结合的混合时钟同步技术实现SPMU的时钟同步,通过实验对同步偏差性能进行测试,结果表明时钟同步偏差维持在±500ns以内,可以满足电力系统对电力参数测量的同步精度要求。     

基于本地时钟自校正的无线传感器网络同步方法

通过分析TPSN同步协议和造成时钟偏差不确定性的各种因素,结合无线传感器网络低功耗的特点及其对时钟同步算法精度的要求,针对TPSN未对时钟频率漂移进行估计的问题,提出一种节点本地时钟自校正方法,并设计了平均时钟偏差指标对一个同步周期内时钟精度进行评价。对比实验结果表明本方法易于实现,在保证同步精度的同时可以延长同步周期,减少同步开销,节约了能耗。     

基于LM3S9B96的IEEE1588时钟同步系统

随着分布式系统在工业制造与实时控制、医疗、电力等方面的广泛应用,应用系统对时钟同步精度要求越来越高.传统的同步模式如GPS、NTP等,由于在成本或同步精度方面的原因,难以满足工业应用需求.采用硬件辅助实现IEEE1588的时钟同步技术可以极大的减少同步误差,是现在实现高精度同步的有效方法,并且实现综合成本较低.分析了IEEE1588基本同步原理和LM3S9B96物理层芯片的功能结构,实现了基于LM3S9B96的IEEE1588时钟同步模块,在局域网中测试、验证了其同步精度可达到纳秒量级.     

基于连续时间戳通信模型的时钟同步

时钟同步是分布式系统、通信领域中的核心技术之一。本论文提出了在异步通信网络环境中实现时钟同步的一种新的方法,即采用连续的时间戳通信模型来构造时钟精度差模型,并根据获得的时钟精度差时钟调整。这种方法不仅能够有效的减少流量对时钟同步的影响,而其也可以进一步提高时钟同步的精度和自适应能力。     

基于SNTP同步模型的时钟同步系统

使用ORBUS作为开发平台,以CORBA时间服务的已有同步模型作为开发基础,试图在局域网内实现时钟同步系统.在分析影响同步精度和系统性能因素的基础上,设计并实现了SNTP同步模型.在局域网环境中的系统测试表明,时钟同步系统可将同步时间误差范围由原来的5毫秒缩短至1毫秒以内,达到了系统的预期设计要求.     

EPA最佳主时钟的控制算法研究

为满足EPA网络时间同步的高精度要求，建立了一种二维模糊控制器来确定设备自身时钟的优劣层次，系统采用公平竞争的方法从众多现场设备中快速、准确地决策一个时钟性能最好的设备作为EPA系统的最佳主时钟，保证了系统运行的稳定性，降低了本地时钟的波动，使现场设备的时钟同步精度提高到50μs。     

基于SoC FPGA抓包的电站控制系统时钟同步设计

为实现基于工业以太网的电站控制系统的高精度同步数据采集和控制,对时钟同步提出了较高的要求。通过分析影响时钟同步精度的因素,提出了一种基于片上系统现场可编程门阵列(So C FPGA)抓包辅助实现电站控制系统时钟同步的硬件设计。使用So C FPGA对IEEE 1588协议进行解析,并采用So C FPGA和硬件描述语言设计时间戳生成器。该方法解决了在软件层获取时间戳不稳定、同步精度低等问题,降低了电站控制系统时钟同步设计的复杂度。长期测试数据表明,So C FPGA解析和网络报文获取准确,主控制器时钟节点和从I/O设备节点间达到了微秒级的精确定时同步,事件顺序记录(SOE)精度小于1 ms。     

一种基于PTP协议的局域网高精度时钟同步方法

PTP协议是IEEE-1588中定义的一种精密时钟同步协议,广泛应用于分布式系统中。但当采用纯软件实现时,同步精度受到网卡的缓存效应、网络的平稳性和操作系统的进程调度等多种因素的影响,难以达到亚毫秒的精度。本文通过分析各种影响因素的特点,结合PTP协议时钟同步机制,提出了一种高精度时钟同步方法,通过采用握手机制以及对测量数据进行处理,有效减弱了各种因素的影响,并结合基于CPU定时器构造的高精度时钟,实现了亚毫秒精度的时钟同步。     

基于CAN总线的分布式高精度时钟的实现

在许多对时间要求很严格的应用中都需要一个精确的实时时钟,如分布式控制中的测试设备就需要一个精确到毫秒级的实时时钟。集中式控制系统达到毫秒级非常容易,但是在分布式控制系统(例如连接在CAN-bus上的传感器和执行机构),由于他们没有全局的时钟节拍,使系统达到毫秒级的同步就很困难。这个问题可以通过在一定的精度内同步所有的节点时钟来解决。该文提出了一种应用在总线上的时钟同步协议,并且以CAN-bus为例在实验室中得以实现。经验证该协议能够提供一个大约10毫秒的同步精度。该协议简单且不需要额外的硬件,它只是占有一定的带宽(<20个信息/每秒)。如必要也可在大型网络中达到与外部时钟基准同步的要求。     

时钟有限自动机模型及其演化算法

传统分布仿真系统时钟不一致影响因素分析方法,已不能满足当前面向服务分布仿真的时钟状态分析需要。从系统全局时钟演化出发,阐述了时钟状态演化内涵与过程;在此基础上,基于有限自动机理论,提出了用于时钟不一致影响因素量化分析的动态演化模型及其算法:时钟有限自动机CFSA和时钟一致性演化算法CCEA。仿真实验表明:相比传统的分析方法,使用CFSA模型及其CCEA演化算法刻画系统时钟一致性状态变迁过程,探寻各种不一致因素的影响机理,量化分析各因素的影响程度等具有可行性、有效性和新颖性,可为面向服务分布仿真中时钟同步算法设计提供指导性建议。     

On the Feasibility of Time Estimation under Isolation Conditions in Wireless Sensor Networks

We study the problem of providing a sensor with an accurate estimate of the time, from a novel perspective which is complementary to the well-studied clock synchronization problem. More precisely, we analyze the case in which a sensor node is temporarily unable to run a clock synchronization protocol due to failures or intermittent connectivity, or is willing to skip one or more clock adjustments to save energy, but still requires an accurate estimate of the reference time. We propose and analyze two simple and efficient clock reading methods, one deterministic and the other probabilistic, which are designed to work in synergy with a clock synchronization protocol. Our deterministic method achieves a better time accuracy by exploiting information regarding the sign of the deviation of the hardware clock from the reference time. This algorithm leads to noticeable energy savings since it can be applied to reduce the frequency of the periodic clock adjustments by a factor of 2, while maintaining the same error bound. Moreover, our method is of theoretical interest since it shows how a stronger but realistic clock model leads to a refinement of the optimality bound for the maximum deviation of a clock that is periodically synchronized. We also propose two simple versions of this algorithm: a method that guarantees the monotonicity of the clock values, and a generalization that improves the accuracy in case of clock stability. Our probabilistic method is based on time series forecasting, and provides a probabilistically accurate estimate of the reference time with a constant error bound. It is more flexible than our previous methods since it does not depend on the frequency at which clock synchronization occurs, and can be dynamically tuned according to the application requirements and resource availability. All these methods have broad applicability for their generality. In sensor networks they can be applied to improve the clock accuracy of a sensor node in conditions of network isolation, or to reduce the frequency of the clock adjustments, thus saving energy and increasing the system lifetime.     

并行和分布式计算机监测系统的全局时钟设计

在分布环境下高度精确、可靠并且具有容错和检错能力的全局时钟是并行和分布式计算机监测系统中的一个极其重要的组成部分,它直接决定子分布环境下监测工作的精度以至最终的监测分析结果,本文以并行和分布式计算机监测系统ＭＳ－１为例,介绍了一种全局时钟设计方案,这种设计方案结合数字技术和锁相技术,采用容错和检错设计,具有理想的精度和可靠性以及很低的连接成本,事实上,该时钟的设计思想可适用于任何分布式实时系统。     

Interval-based Clock Synchronization

In this paper, we develop and analyze a simple interval-based algorithm suitable for fault-tolerant external clock synchronization. Unlike usual internal synchronization approaches, our convergence function-based algorithm provides approximately synchronized clocks maintaining both precision and accuracy w.r.t. external time. This is accomplished by means of a time representation relying on intervals that capture external time, providing accuracy information encoded in interval lengths. The algorithm, which is generic w.r.t. the convergence function and relies on either instantaneous correction or continuous amortization for clock adjustment, is analyzed by utilizing a novel, interval-based framework for establishing worst-case precision and accuracy bounds subject to a fairly detailed system model. Apart from individual clock rate and transmission delay bounds, our system model incorporates non-standard features like clock granularity and broadcast latencies as well. Relying on a suitable notion of internal global time, our analysis unifies treatment of precision and accuracy, ending up in striking conceptual beauty and expressive power.     

基于卡尔曼滤波估计的一致性时钟同步算法

针对无线传感器网络（WSN）的众多应用都需要依赖时钟同步的节点协同完成,而由于节点的晶体震荡器受自身以及外界环境的影响,使得节点时钟偏斜和时钟偏移两个参数发生变化导致时钟不同步问题,提出了基于分布式卡尔曼滤波估计的一致性补偿时钟同步算法DKFCC。该算法首先利用双向信息交换机制以及分布式卡尔曼滤波实现时钟偏斜和偏移两个参数的最优估计,然后基于时钟参数的最优估计值采用一致性补偿方法实现节点的时钟同步。实验结果表明：在100个节点随机部署的WSN中,采用虚拟全局一致性方式的DKFCC同步算法比异步一致性同步（AC）算法的同步均方根误差（SRAMSE）值降低了约95%,具有较高的同步精度;同时,所提出算法从时钟参数层面实现同步,无需频繁地进行时钟同步操作,相比AC算法更节能。     

基于模糊控制的高精度时钟同步系统

电网输配线故障定位对电网故障排除及供电保障有至关重要的作用。位于输配电线路两端的行波故障定位设备的同步误差决定了故障定位的基本精度。沿用GPS作为时钟同步基准，以FPGA+VCO替代传统方法的MCU+固定频率晶振构建高精度时钟同步系统，提高了系统同步精度并消除了晶振老化、器件温漂等带来的长期稳定性问题；通过模糊控制提高了系统同步速度。构建的系统同步精度优于±25 ns，同步速度（系统从接收到同步源（GPS秒脉冲）至系统时钟调整锁相完成所需时间）少于90 s。     

Testing distributed real-time systems in the presence of inaccurate clock synchronizations

This article deals with testing distributed real-time systems. More precisely, we propose: (1) a model for describing the specification of the implementation under test, (2) a distributed architecture of the test system (TS), (3) an approach for coordinating the testers which constitute the TS, and (4) a procedure for deriving automatically the test sequence of each tester from a global test sequence. In comparison with a very recent work, the proposed test method has the following important advantage: the clocks used by the different testers are not assumed perfectly synchronized. Rather, we assume more realistically that each clock is synchronized with a reference clock with a given (nonnull) inaccuracy. This advantage is very relevant if, for example, the testers communicate through the Internet.     

Vector transfer by self-tested self-synchronization for parallelsystems

Communications between processing elements (PEs)in very large scale parallel systems become more challenging as the function and speed of the PEs improve continuously. Clocked I/O ports may malfunction if data read failure occurs due to clock skew. There are many drawbacks in global clock distribution utilized to reduce the clock skew. This paper addresses a self-tested self-synchronization (STSS) method for vector transfer between PEs. A test signal is added to remove the data read failure. The advantages of this method are: very high data throughput, less power consumption in clock distribution, no constraints on clock skew and system scale, easy in design, less latency. A failure zone concept is used to characterize the behavior of storage elements. By using a jitter injected test signal, a robust vector transfer between PEs with arbitrary clock phases is achieved and the headache problem of the global synchronization is avoided     

基于GPS/北斗共视技术的铷钟驯服方法

为了提升铷钟的频率准确度等性能,以提供高精度的原子频率标准,在分析了现有铷钟驯服方法的基础上,提出了一种基于GPS/北斗共视技术的铷钟驯服方法,将铷钟的输出频率驯服到时间频率的最高国家基准UTC(NIM)上,克服了原来将铷钟频率直接驯服到星载原子钟方法中存在的频率准确度不高的缺点;另外,为了拓展北斗卫星导航系统的应用范围和维护我国在时间频率计量领域的独立自主地位,系统设计中除实现了GPS共视驯服外,还设计兼容了北斗共视驯服模式;试验结果表明,利用基于共视技术的驯服方法可以有效实现对铷钟的驯服,原来相对频率偏差指标为5e-11的铷钟经过GPS和北斗共视驯服后,其相对频率偏差指标分别提升至1.62133e-14和1.36395e-14,提升了3个数量级,达到了铯钟的水平。