基于增强并行口EPP的便携式高速数据采集系统

针对基于EPP协议的并行端口设备开发的特点与趋势,开发了由A／D转换器AD1671和FIFO存储器ID7202构成的1．25MHz、12Bit的高速数据采集系统,并通过IDT7202与EPP的接口电路实现了采集数据的高速回传.介绍了EPP协议和该采集系统工作原理.     

基于365芯片的高速数据采集系统PCI接口设计

针对传统局部总线数据传输率低的缺点,对高速数据采集系统中数据实时传输问题进行了研究,提出出一种简单易用的高速数据采集系统中的PCI总线接口解决方案,为简化逻辑电路设计,论文采用CH365设计PCI接口、用FPGA实现FIFO数据缓存和本地总线控制逻辑,使得高速的A／D转换器有高速的总线与其相匹配,实践证明,采用该方法设计的数据采集系统具有成本低、传输速度快、应用方便等优点,有效地解决了数据的实时高速传输问题,为信号的实时处理提供了方便。     

1GSPS高速数据采集系统的设计与实现

交替采样技术是一种理想的提高采样率的方法，但所伴随的高速输出数据对存储也带来了一定的困难。本文介绍了一种基于交替采样技术的高速数据采集系统，该系统采用了两片采样率为500Msps的A／D转换器，实现了1Gsps的采样率，并利用FPGA对A／D转换器的输出数据进行转换和缓存。本文着重介绍了该数据采集系统的数据转换和数据存储，并给出了仿真波形。     

手持式数字存储示波表数据采集系统设计

针对手持式数字存储示波表提出一种应用ARM+FPGA的构架,实现满足示波表高速数据采集对模拟通道、A/D转换模块、数据处理与存储的要求,达到双通道实时带宽为50MHz手持式示波表数据采集的目的。实验表明,该设计性能较好,具有较高实用价值,该技术已应用于产品之中。     

基于S3C2440和AD9248的高速采集系统的设计

设计了一个利用高速A/D、FIFO以及ARM9实现的高速数据采集系统.通过ARM9控制高速A/D转换和FIFO的读写,并采用大容量的板载数据存储器,可以实现较长时间的连续采集.设计了网络接口和USB接口实现数据的保存和传输,并设计了GPS授时模块接口以实现多个站点的同时数据采集.     

基于ARM＆FPGA的虚拟／智能手持式存储示波表

本文介绍了一个双通道模拟带宽为100MHz的手持式虚拟／智能兼容的存储示波表的设计思想和实现方案。该方案基于ARM和FPGA，配合高速AD和FIFO，以USB实现虚拟仪器接口，以图形液晶LCD实现智能方式仪器界面，用Delphi实现虚拟界面。     

用于超声导波测温技术的数据采集系统设计

探讨了在超声导波温度测量中一种对超声回波信号进行高速采集的技术.系统采用了两块高速A/D转换芯片在不同的时钟相位条件下,对单个超声回波信号进行采集.在USB芯片读取FPGA片上FIFO中存储的数据时,对两个FIFO中的数据读出进行乒乓操作,从而实现了两倍于A/D转换芯片速率的高速数据采集.该系统由上位机设置采样频率等不同的参数,并传递给FPGA以控制数据采集时序,这样设计极大地提高了系统的灵活性和适应性.该方案尤其适合于高速、高精确度的超声导波测温技术中.     

FPGA的高速多通道数据采集控制器IP核设计

介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件（ADS8364）,针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。     

基于DSP的核磁共振测井用高速数据采集系统的设计

高速数据采集电路的设计是实现核磁共振信号数字化获取的关键。本文描述了一个以数字信号处理器（DSP）系统为核心，以高速流水线式A/D转换器、可编程逻辑门阵列（FPGA）、数控振荡器（NCO）为主体的核磁共振测井用高速数据采集系统。它根据核磁共振测井数据采集频率高，但具有间歇性的特点进行了专门设计，使用两片先入先出队列芯片（FIFO）进行A/D转换数据的缓冲，提高了系统对突发性数据的采集能力。并且使用两片FIFO交替写入数据的方式，为在DSP中实现数字正交检波提供了便利。该系统理论上具有每0.05μs进行一次A/D转换的能力。目前，它稳定地进行了每0.1μs一次A/D转换的数据采集实验，满足了核磁共振测井系统的要求。     

基于DSP的高速音频采集系统的硬件设计与实现

本文介绍了一种基于TI公司的DSP芯片TMs320VC5402的高速音频采集系统,该系统能对音频信号进行在线实时采集、存储及回放,并能通过USB外围接口器件实现与上位机的通讯。主要介绍了音频采集系统的总体方案和硬件实现,包括DSP模块、A／D和D／A模块、扩展存储器模块、CPLD控制模块、电源模块以及USB接口通讯模块等。该系统具有强大的数据采集处理能力并配有灵活的接口电路,可以作为研究音频信号采集与处理的通用平台。