首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 171 毫秒
1.
在讨论了电磁仿生和演化硬件内进化运行机制的基础上,引进虚拟可重构电路技术,完成了演化平台的设计和容错电路的实现;在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,在注入部分虚拟固定故障的条件下,实现了2位乘法器容错电路的演化生成,多次实验得出的平均演化代数约在11000代左右;从而为研究电路的在线演化和自修复工作提供有效的技术支持,为提高电子系统在复杂电磁环境下的抗扰和防护能力提供了新的途径。  相似文献   

2.
基因表达式编程(Gene Expression Programming, GEP)是一种计算量大且通用性强的新型进化算法,其传统计算形式不能充分利用目前主流的多核处理器。为提高算法效率,提出了基于通用多核处理器平台的并行基因表达式编程算法(Parallel Gene Expression Programming Based on General Multi-core Processor, PGEP-MP)。主要工作包括:O)分析通用多核处理器平台下并行基因表达式编程算法的机理;(2)利用MPI和()pcnMP混合编程模型设计基于通用多核处理器平台的基因表达式编程算法的粗粒度与细粒度相结合的并行模型;(3)提出改进PEEP-MP算法效率的进化策略;(4)通过对函数挖掘和分类的实验证明,PEEP-Ml〕算法提高了函数挖掘和分类的效率,在并行双核处理器数为4的情况下,PEEP-MP的平均并行加速比分别是传统GEP算法的4. 22倍和 4. 06倍。  相似文献   

3.
基于虚拟可重构电路的演化平台设计   总被引:1,自引:0,他引:1  
在讨论了电磁仿生和演化硬件内进化运行机制的基础上,针对复杂电磁环境下电子系统的可靠性问题进行研究.为实现系统功能自修复,引进虚拟可重构电路技术,设计并实现了演化平台.在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,完成了2位乘法器的演化,实验得出的平均演化代数约在550代左右,证明了此平台的可行性和快速性.从而为研究电路的演化生成和自修复工作提供有效的实验环境,为提高电子系统在复杂电磁环境下的抗扰和防护能力验证了新的途径.  相似文献   

4.
M-GEP:基于多层染色体基因表达式编程的遗传进化算法   总被引:23,自引:1,他引:23  
彭京  唐常杰  李川  胡建军 《计算机学报》2005,28(9):1459-1466
该文提出了一种新的基于多层染色体基因表达式编程的遗传进化算法M—GEP,新算法引入了多层染色体的概念,利用染色体构建的层次调用模型对个体进行表达,在解决实际函数发现、电路进化等实际问题中取得了良好效果.该文主要贡献包括:(1)提出了基于多染色体的基因表达式编程算法(M-GEP);(2)建立了不同染色体的层次调用模型及存储结构;(3)提出并实现了基于染色体的重组算子和基因随机重组算子.对多基因GEP和单基因GEP的对比实验结果表明,平均进化辈数仅为后者的29%~81%.  相似文献   

5.
函数发现问题是数据挖掘研究领域的重要任务之一,研究了基于多表达式编程的函数发现问题,多表达式编程是进化算法最新研究热点。介绍了多表达式编程的主要思想,包括基因结构,遗传算子设计,以及基本算法流程等,阐明了基于多表达式编程挖掘函数关系的适应度函数设计方法。实验研究了多表达式编程挖掘函数关系,结果表明,多表达式编程基因编码效率高,空间利用率高,函数发现的能力强。  相似文献   

6.
该文在电路进化设计中使用遗传编程和键合图结合的进化设计方法,并且引入了分等级公平竞争(HFC)模型,采用自适应阈值控制不同等级之间的迁移,并结合动态的参数与拓扑空间进化设计了一个模拟滤波器。实验结果表明该算法不仅扩大了搜索空间,还有较强的持续进化能力,进一步证明了该方法的可行性和有效性。  相似文献   

7.
DC-GEP:基因表达式编程早熟预警——多样性贡献策略   总被引:1,自引:1,他引:0  
基因表达式编程(gene expression programming,GEP)是函数发现的有力工具,但传统的GEP存在早熟缺陷,为了解决这一问题,已有的研究方法均是在早熟发生后采取补救的措施,导致效率的降低。采用了预警思路来防止GEP早熟现象的发生。主要工作如下:(1)通过对种群个体多样性的评价,提出基于多样性贡献的最优个体选择机制,设计了基于融合适应度和多样性贡献的GEP进化算法diversity contribution-GEP(DC-GEP);(2)提出了一种进化辈数自动确定的方法,实现了自适应的DC-GEP进化算法;(3)实验表明,DC-GEP对于复杂函数挖掘的算法性能比标准GEP在进化效率上平均提高了70%。  相似文献   

8.
提出一种用基因表达式编程(GEP)自动设计神经网络的算法.针对标准GEP算法在优化神经网络过程中的早熟现象和变异率低问题,对算法进行了改进,并给出算法的具体应用实例.与其它优化算法的对比实验表明,GEP是一种有效的神经网络设计方法,并且改进的GEP算法比标准GEP算法进化效率高,将收敛率提高了37个百分点,收敛速度快,进化代数仅是标准算法的58%.  相似文献   

9.
在大样本、多种群、高进化代数的情况下,基因表达式编程(GEP)容易产生冗余个体染色体有效串,从而影响计算性能。为解决该问题,提出一种基于内存检测种群冗余的算法MPRRGEP。分析单基因、多基因对种群冗余性的影响,设计个体染色体有效性的测度方法。提出内存Hash种群映射删冗算法,在内存中索引个体染色体数据,减少相同有效串的重复计算次数,大幅提高GEP计算性能。实验结果表明,相比传统GEP算法,MPRRGEP算法平均减少60%以上的计算时间。  相似文献   

10.
电路的在线进化设计是通过演化的方式实现电路的功能,可视为进化算法与可编程逻辑器件的结合;针对制约进化设计能力的主要“瓶颈”一染色体过长导致进化设计受限,文中一方面结合FPGA中的逻辑资源,采用基于LUT(查找表)逻辑功能与连线的分段编码方案,降低染色体长度,另一方面,采用了改进了的进化策略(ES),以克服算法的早熟并加快收敛速度;文中以两位乘法器电路的在线进化作为实例,给出了具体的实现方法。  相似文献   

11.
一种基于GEP的演化硬件复杂电路优化算法   总被引:1,自引:0,他引:1  
演化硬件是近年来新兴的研究热点,它是演化算法和可编程逻辑器件相结合而形成的硬件设计新方法。在演化硬件中门电路的优化设计是一个重要的研究领域。提出一种新的基于基因表达式程序设计(GEP)的算法来进行复杂优化电路的设计,通过仿真实验表明,该算法不仅收敛速度快,而且还能利用该算法优化大规模的门电路,克服了传统优化方法的求解速度慢甚至不收敛等缺点。该算法较传统的电路优化方法更简单、更高效。  相似文献   

12.
时序电路由于存在反馈连接,因此是数字型演化硬件研究中的难点问题。为此,对时序电路的演化设计方法进行改进,提出一种针对时序电路演化的虚拟可重构平台,阐述在此平台上演化时序电路的方法。基于信息论改进电路的适应度评估方法,以目标函数和电路实测输出之间的信息熵设计适应度评估函数。实验结果表明,该方法具有较好的稳定性和全局寻优能力。  相似文献   

13.
基于类神经网络模型的电路演化实现方法   总被引:1,自引:0,他引:1       下载免费PDF全文
为解决目前数字型演化硬件研究中存在的电路编码困难问题,提出一个可用矩阵形式描述组合电路的类神经网络门级电路模型,讨论在此模型上进行电路编码的具体方法.根据编码矩阵特点,对标准遗传算法进行改进,设计遗传操作算子、适应度评估方法等.通过无刷直流电动机电子换相电路的成功演化实例,验证了采用矩阵编码和改进遗传算法实现数字电路演...  相似文献   

14.
This paper addresses the scalability problem prevalent in the evolutionary design of digital circuits and shows that Evolvable Hardware (EHW) can indeed be considered as a viable alternative design methodology for large and complex circuits. Despite the effort by the EHW community to overcome the scalability problems using both direct mapped techniques and developmental approaches, so far only small circuits have been evolved. This paper shows that, by partitioning a digital circuit and making use of a modular developmental approach, namely, the Modular Developmental Cartesian Genetic Programming (MDCGP) technique, it is indeed possible to evolve large circuits. As a proof of concept, a 5 × 5 multiplier is evolved for partition sizes of 32 and 64. It is shown that compared to the direct evolution technique, the MDCGP technique provides five times reduction in terms of evolution times, 6–56% reduction in area and improved fault tolerance. The technique is readily scalable and can be applied to even larger partition sizes, and also to sequential circuits, thus providing a promising path to evolve large and complex circuits.  相似文献   

15.
In this paper an approach based on an evolutionary algorithm to design synchronous sequential logic circuits with minimum number of logic gates is suggested. The proposed method consists of four main stages. The first stage is concerned with the use of genetic algorithms (GA) for the state assignment problem to compute optimal binary codes for each symbolic state and construct the state transition table of finite state machine (FSM). The second stage defines the subcircuits required to achieve the desired functionality. The third stage evaluates the subcircuits using extrinsic Evolvable Hardware (EHW). During the fourth stage, the final circuit is assembled. The obtained results compare favourably against those produced by manual methods and other methods based on heuristic techniques.  相似文献   

16.
Genetic Programming and Evolvable Machines - Genetic Network Programming (GNP) is a relatively recently proposed evolutionary algorithm which is an extension of Genetic Programming (GP). However,...  相似文献   

17.
常规的模糊控制器主要通过计算机软件或单片机实现,但模糊控制器是一个高度并行的系统,实时性、自适应性要求较高,这种实现方式不能满足现代模糊控制器的设计要求。要解决这个问题必须从算法和器件结构入手。本文提出以可编程模糊逻辑控制器芯片(PFLC)作为可演化的部件,利用遗传算法优化生成模糊规则的演化硬件结构。模糊规则的自适应性是通过引入可调整因子,根据环境的变化自寻优获得。以典型二阶系统模糊控制为例进行仿真实验,其结果表明了这个可演化的模糊逻辑控制器结构的可行性。  相似文献   

18.
一种实现演化硬件的软硬件协同工作模式   总被引:1,自引:0,他引:1  
演化硬件是一个新兴的研究领域。文章讨论了演化硬件的基本原理,提出了演化硬件实现的四个条件,并对广泛用于实现演化硬件的一种FPGA-XC6200就其特点和结构以及它在实现演化硬件中的应用进行了介绍,并基于这种FPGA芯片给出了一种演化硬件的软硬件协同工作模式。文章最后就演化硬件进一步的研究方向进行了一个总结。  相似文献   

19.
Evolvable hardware (EHW) refers to an automatic circuit design approach, which employs evolutionary algorithms (EAs) to generate the configurations of the programmable devices. The scalability is one of the main obstacles preventing EHW from being applied to real-world applications. Several techniques have been proposed to overcome the scalability problem. One of them is to decompose the whole circuit into several small evolvable sub-circuits. However, current techniques for scalability are mainly used to evolve combinational logic circuits. In this paper, in order to decompose a sequential logic circuit, the state decomposition, output decomposition and input decomposition are united as a three-step decomposition method (3SD). A novel extrinsic EHW system, namely 3SD–ES, which combines the 3SD method with the (μ, λ) ES (evolution strategy), is proposed, and is used for the evolutionary designing of larger sequential logic circuits. The proposed extrinsic EHW system is tested extensively on sequential logic circuits taken from the Microelectronics Center of North Carolina (MCNC) benchmark library. The results demonstrate that 3SD–ES has much better performance in terms of scalability. It enables the evolutionary designing of larger sequential circuits than have ever been evolved before.  相似文献   

20.
Evolvable Hardware (EHW) has been proposed as a new method for designing systems for complex real-world applications. However, so far, only relatively simple systems have been shown to be evolvable. In this paper, it is proposed that concepts from biology should be applied to EHW techniques to make EHW more applicable to solving complex problems. One such concept has led to the increased complexity scheme presented, where a system is evolved by evolving smaller sub-systems. Experiments with two different tasks illustrate that inclusion of this scheme substantially reduces the number of generations required for evolution. Further, for the prosthesis control task, the best performance is obtained by the novel approach. The best circuit evolved performs better than the best trained neural network.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号