H．264／AVC解码器优化的研究

视频编码新标准H．264／AVC与先前的标准如MPEG2、H．263、MPEG4第2部分相比，虽具有更高的编码效率和差错鲁棒性，但是这些编码效率的提高是以增加编码器和解码器的复杂度为代价的。研究表明，由于H．264／AVC编解码器的计算复杂度比其他视频压缩标准高出几倍甚至十几倍，因此实现实时编解码器需要寻找高效的优化方法。为了对解码器进行优化，从软件和硬件平台的角度提出了一种解码器的优化方法，最后进行了实验，实验结果显示，优化后的软件解码器能够达到实时解码。     

基于H.264标准的视频解码优化及DSP实现

H.264视频编码标准是JVT提出的新视频编码标准.该标准在编码效率和传输可靠性方面与以前的标准相比有了更大的提高,但其运算复杂度也更大.指出H.264软件解码器的耗时部分模块,对其进行优化,并在DSP上实现.通过对QCIF视频序列的解码测试,优化后运行效率有了明显的提升,基本实现了实时解码.     

H.264视频编解码技术在视频无线通信系统中的应用

为了进一步提高压缩性能,重点进行了H.264编解码器的优化.依据应用需求,对H.264编码中运算复杂度最高的运动估计模块进行了算法改进.在对参考代码JM10.2解码器的性能进行复杂度分析的基础上,提出了一种基于码头分组的快速变长熵解码方法.     

H.264视频编码的关键技术分析及复杂度研究测试

H.264比原有的视频编码标准大幅度提高了编码效率和稳定性,但其运算复杂度也大大增加。为了在不影响编码效率的前提下,降低编码运算的复杂度,提高编码的实时性,有必要对H.264的复杂性做出详细研究。H.264通过对传统的帧内预测、帧间预测、变换编码和熵编码等算法的改进来提高压缩率。本文分析H.264上述关键技术,给出基于JM86的模块复杂度测试。测试结果表明H.264编码的复杂性主要体现在帧间预测模块中,要加快H.264的编码速度,就必须对这个模块进行优化。     

基于CUDA的H.264视频编码实现

H.264视频编码压缩比率高,但计算复杂度高,编码效率低。该文通过分析H.264编码器中各模块的编码性能,提出了基于CUDA编程模型的H.264视频编码并行框架实现方法,对H.264视频编码的各个关键模块进行CUDA实现,有效的提高了编码的速度。     

H.264中变换和量化的SIMD优化

H.264是一个新的基于运动补偿+变换+量化+熵编码框架的视频编码国际标准。H.264中采用了大量的新技术,这些技术在提高编码效率的同时,也极大地增加了算法的复杂度。为此H.264在保证性能的前提下也做了一些优化,如变换和量化可以在16比特精度下完成,并且除了量化中需要少许乘法外,其余可以只用加法和移位实现。这些特点使得H.264中的变换和量化可以很好地使用支持单指令多数据(SIMD)的MMX技术进行进一步优化。该文首先介绍了H.264中变换和量化的实现过程和特点,接下来重点讨论了利用MMX指令对变换和量化中的关键部分进行优化的方法,最后给出了计算机仿真的结果,并对结果进行了分析。仿真结果表明:该文提出的方法可以使H.264的变换和量化模块的运算速度提高到原来的3.5～5.2倍,优化效果十分显著。     

H.264标准中的CAVLC编码算法与FPGA实现

H.264视频编码标准在基本档次和扩展档次采用CAVLC(基于上下文的自适应可变长编码)熵编码方法,但标准并未给出详细的CALVC编码句法。从CALVC的解码原理出发,详细分析了H.264视频编码标准中的CAVLC编码算法,提出了一种应用于H.264标准的快速低功耗CAVLC编码器结构,给出了各个功能模块的详细设计原理与FPGA实现方法,并对较复杂的几个模块进行了算法和结构上的优化,降低了实现的复杂度。FPGA实验验证表明,该方案编码系统时钟可达100MHz,能满足对高速、实时应用的编码要求。     

x264解码器的设计与实现

x264是基于H.264的免费开源的实用性视频编码参考软件,但其设计者没有给出相应的解码器,本文在软件平台上设计并实现了可以用于实时解码的x264解码器,经测试,解码速度可以达到H.264参考软件JM96解码器的6-10倍,满足了x264的实时解码需求.     

基于ARM9的H.264视频实时解码器研究与实现

通过分析JM H.264 Baseline Profile软件解码器的框架结构,根据影响解码速度的瓶颈,详细阐述了针对ARM9嵌入式平台上H.264视频实时解码算法的一整套优化方案;优化后,JM解码性能大大提高;最后结合ARM9的Friendly ARM mini2440开发平台,绐出了嵌入式H.264视频实时解码器的系统实现;实验结果表明,该解码器基本满足在嵌入式Linux平台下对qcif格式视频实时解码的需求.     

H.264解码中反变换的硬件实现及仿真

新一代视频编码标准H．264为了提高编码效率而采用了一系列新技术,而新技术的使用也极大增加了算法的复杂度。针对目前视频解码时采用软件方法对CPU资源占有率过高的问题,提出了一种用硬件＋微代码的方式实现解码中整数IDCT变换的设计方案。对设计结果,进行了功能和时序的仿真,证明了设计方案的正确性及可行性。在硬件主频大于150MHz时,完全可以对视频进行实时解码。从而提供了一套可供参考的对视频解码算法进行优化及仿真验证的方法。     

基于Trimedia DSP的H.264解码算法优化

H.264是最新的视频编码标准,具有非常优良的编码性能,但它的算法复杂度也很高,很难满足实时应用的需要。论文详细分析了影响H.264解码速度的因素,提出了基于TrimediaDSP平台的优化方案。该方案通过缩减不必要的判断、避免频繁的内存访问、优化内存的分配与使用、合理使用循环展开以及采用DSP专用指令等方法来提高H.264解码算法的运算速度。测试结果表明:优化后的代码运行速度平均提高了8倍,在主频为200MHz的TrimediaDSP上能实时解码CIF格式的H.264基本码流。     

H.264编码器的SSE2指令级优化

H.264视频编码标准采用了很多新技术,具有更优越的编码效率,同时也增加了计算复杂度,无法满足实时应用。由于单指令多数据扩展指令集2(SSE2)的并行运算能力可以提高计算机对多媒体数据的实时处理。文中主要采用了SSE2对H.264中的一些耗时较多的关键模块,例如整数像素运动估计中计算SAD、整数DCT变换、量化、Hadamard变换以及亚像素运动估计中计算SATD进行了指令级优化。实验结果表明,经过优化后,在保持视频图像质量的前提下,相应模块运行速度得到了提高,使H.264编码器整体的编码速度较好地满足实时要求。     

基于MMX技术的H.264编码器的研究与实现

分析甚低码率视频压缩标准H.264的算法特点,基于H.264软件编码器,根据MMX技术的特点、数据结构和使用方法,用支持单指令多数据SIMD的MMX技术优化H.264的算法模块.重点讨论最耗时的DCT、IDCT、IT、IIT、帧间预测、帧内预测的运动估计、补偿模块的MMX实现算法.实验结果表明：优化后的编码器的处理速度提高到原来的1.3倍,有一定的实用价值.     

基于功能模块的H.264并行解码算法

针对H.264解码算法并行模块选择、划分以及模块间的数据交互问题,提出一种基于功能模块的H.264三核结构并行解码算法。该算法对解码器内部多个功能模块进行整合与二次划分,分析一种将解码器功能划分为3个均衡功能模块的基本构架,构建一种三核框架结构,在三核结构上实现解码器的3个均衡功能模块,并分析三核结构间的数据依赖关系。实验结果表明,该算法在功能模块并行程度、数据交互等方面均有所提升。     

Real-time H.264/AVC baseline decoder implementation on TMS320C6416

The H.264/AVC Advanced Video Coding standard (AVC) is poised to enable a wide range of applications. However, its increased complexity creates a big challenge for efficient software implementations. This work develops and optimises the H.264/AVC video decoder level two on the TMS320C6416 Digital Signal Processor (DSP) for video conference applications. In order to accelerate the decoding speed, several algorithmic optimisations have been ported to inverse entropy decoding and intra-prediction modules. The parallelism between algorithm execution and data transfers was fully exploited using Enhanced Direct Memory Access (EDMA) engine. Furthermore, based on the DSP architectural features, various core-specific optimisation techniques were adopted leading to an increase in speed by up to 70%. Intensive experimental tests prove that a real-time decoding on TMS320C6416 DSP running at 720?MHz is obtained for Common Intermediate Format resolution (CIF 352?×?288).     

AVS-H.264视频转码快速算法

根据AVS标准和H.264标准的特点,提出一种适用于AVS向H.264转码的快速算法。该算法利用AVS标准中帧间编码宏块的分割模式信息,采用模式映射方法避免H.264编码过程中重新确定每个宏块分割模式,加快了转码速度。仿真实验结果表明,该算法在不影响视频质量的前提下,极大降低了转码的计算复杂度,提高了转码效率。