CAN协议中CRC编码的硬件实现

针对CAN协议中提出的串行CRC检验原理,给出其硬件实现方法及具体实现时应需注意的技术问题,给出了RTL级的VHDL代码。为了提高CRC编码的生成速度和CRC检验的效率,介绍了CRC检验的并行原理,并针对CAN协议中CRC编码的生成多项式推导出了8位并行CRC编码的逻辑关系式。最后对串行和并行两种实现方式进行了性能对比,并给出了为满足CAN协议而进行CRC编码时应注意的问题。     

电子互感器采集器与合并单元通信新规约

数字化变电站中采集器与合并单元之间通信遵循IEC60044—7／8标准,分析IEC60044—7／8中采用的曼彻斯特传输码与CRC校验码。分别对当前光纤通信中使用最广泛的485B码与FT3帧格式中使用的曼彻斯特码、BCH纠错码与FT3帧格式中的CRC校验码进行对比,提出使用485B码代替曼彻斯特码、BCH码代替CRC校验码的新的传输方案,并对新方案进行仿真从而证明新方案的优越性。     

一种快速循环冗余校验算法的Verilog实现

介绍了CRC编码的基本原理,由此推导了串行输入（位并行）字符组合m1m2…mk-1mk的CRC码的快速计算方法,以满足通信过程中,数据流的快速CRC编码要求。该算法特别适用于大数据块的CRC编码。随后。给出了算法的Verilog硬件描述语言的可编程逻辑器件的实现方法,并在ISE中用ModelSim进行了仿真,使用Synplify Pro得到了综合结果。     

CRC编码运算中移位寄存器的设计

循环冗余校验（CRC）是一种编码简单且有效的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用。在串行CRC编码实现中,移位寄存器主要完成将并行输人数据转换成串行输出数据的功能,是整个设计的重要组成部分。以发送8位信息码为例,在Altera公司的开发工具QuartusⅡ软件下,分别选用数字集成电路芯片74LS166和VHDL编程两种方法,成功地完成了移位寄存器的设计,可以满足不同的应用需求。仿真结果准确、可靠,符合设计需要,有一定的实用意义。     

光电电流互感器高压侧编码模块的设计

介绍了光电电流互感器及其高压侧数字输出编码模块的基本原理,着重阐述了CRC编码模块的设计过程,从理论上分析了CRC校验码,并给出了实现CRC校验码的VHDL程序,在现场可编程门阵列(FPGA)上得到实现,继而将组帧数据进行曼彻斯特码编码,然后通过光纤传输至低压侧.本方案能够满足光电电流互感器对数据通讯的快速性、可靠性要求,对于电力通信系统具有广泛的应用前景.     

CRC编码运算中移位寄存器的设计

循环冗余校验(CRC)是一种编码简单且有效的串行数据校验方法,在通信及计算机数据存储中得到了广泛应用.在串行CRC编码实现中,移位寄存器主要完成将并行输入数据转换成串行输出数据的功能,是整个设计的重要组成部分.以发送8位信息码为例,在Altera公司的开发工具QuarusⅡ软件下,分别选用数字集成电路芯片74LS166和VHDL编程两种方法,成功地完成了移位寄存器的设计,可以满足不同的应用需求.仿真结果准确、可靠,符合设计需要,有一定的实用意义.     

基于硬盘加密卡的CRC并行算法及其仿真

硬盘加密卡是用于主机与硬盘之间的一种加密芯片.针对在硬盘加密卡中数据传输可能会受外界影响,使得数据传输出错,引入了循环冗余校验保征数据传输的可靠性.在研究CRC校验基本原理和分析串行校验算法中移位结构的基础上,推导出以字为单位数字序列的CRC递推算法.在Specman平台下对CRC模块进行功能仿真,结果表明该编码具有很高的实时性.与以往的CRC校验算法相比,该编码节约了硬件资源,并且不需要维护余数表,能够满足硬盘加密卡系统要求,是一种正确适用的并行实现方案.     

千兆以太网CRC的算法与VLSI设计与实现

介绍了CRC的数学原理及具体在以太网中的算法与VLSI实现方式。以CRC-8为例，介绍了串行结构实现及并行输入的推导，并给出了Verilog HDL编程及相关技术。串行移位结构的数据吞吐量无法满足千兆以太网IGbps的要求，设计了一种8bits的并行VLSI结构，用0．25μm CMOS单元库综合后得出数据吞吐量达到2Gbps，完全满足要求。     

CCSDS标准低并行度高速LDPC编码方案

提出了一种基于CCSDS标准的低并行度高速LDPC编码结构设计方案。该编码结构通过对输入的待编码信息插"0"和改变校验矩阵的循环子矩阵结构实现了CCSDS标准中的7/8码率编码方案的奇偶并行编码,且编码结果奇偶并行输出。在编码器的编码速率需求和编码器实现的硬件资源开销上达到平衡。仿真和实现的结果表明,该低并行度编码结构的设计相对于其他7/8码率串行编码结构设计,在增加少量的硬件开销的条件下,获得双倍的编码速率。     

10G以太网系统中的并行CRC编解码器的设计

为了解决10G以太网接入系统中大规模并行CRC编码器的设计问题,提出了矩阵法、代入法、流水线法等三种设计方法。以此为基础,给出了10G以太网接入系统中CRC编码器的实现方案。具体计算表明,在10G以太网接入系统中采用直接并行的CRC编码器是可行的。直接并行设计的CRC编码器已经通过了EDA模拟,并成功地应用于10G以太网接入系统中。     

多线程串口类在微型涡轮机控制中应用

微型涡轮机是一低排放微型燃气轮机系统,可广泛应用于发电系统、冷热电联产以及混合电动汽车等领域.微型涡轮机的DPC(数字功率控制器)部分负责对发电机功率进行控制,并有标准RS232用户串行通信接口,可用计算机直接控制或通过Modem进行远程遥控.考虑到多机并行工作及控制实时要求,采用VC 多线程串口类CSerialPort类开发了基于Windows监控程序,按照带CRC16校验的通信协议,实行对微型涡轮机可靠的控制和维护.     

浅析Control Net现场总线

ControlNet作为符合IEC国际标准的现场总线,综合了现有各种网络的能力,提供了控制器与现场测量控制设备之间的高速通信链路。它是一种高速确定性网络,适用于对时间有苛刻要求的应用场合,在工业控制系统中,ControlNet网络得到了很好的推广和应用。     

电子式低功耗电流互感器的设计

根据电力系统电流测量和继电保护对电流互感器的不同准确度要求,设计了电子式低功耗电流互感器(电子式LPCT)。针对额定电流60A的LPCT进行了相关误差实验,结果表明:LPCT具有较宽的测量范围,一个二次绕组即可同时满足0.2级计量及5P20保护的要求,使得LPCT的尺寸较传统电流互感器(CT)大为降低。同时,LPCT满足IEC60044-8对温度稳定性的要求。     

基于Matlab的并行循环冗余校验Verilog代码自动生成方法

在水声信号探测数据的传输过程中,现场可编程门阵列（FPGA）通过传统串行方法对长数据帧进行循环冗余校验（CRC）时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在Quartus Ⅱ 9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性：校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。     

基于SATA接口的并行CRC32算法研究

在CRC校验基本原理及传统串行运算的基础上,介绍了一种快速并行CRC32算法,该算法运算简单、易于硬件实现。与SATA协议结合,设计了基于SATA接口的CRC32数据校验处理模块,该模块处理速度快、输出延时小,能够达到SATA接口实时处理的要求。最后,通过Quartus II开发平台及VHDL硬件描述语言,对SATA协议中帧结构传出的数据进行了仿真,验证了此算法的正确性及优越性。     

电子式互感器现场校验系统的误差分析研究

电子式互感器作为智能变电站关键设备,以更安全、节能、环保的优点逐步取代传统的电磁式互感器,而电子互感器校验系统研究却相对滞后.本文简要介绍了电子互感器校验的工作原理和误差的定义,并根据IEC60044-8标准,分析得出了系统的11个误差来源所引起的不确定度,最后给出了尽可能消除这些误差的方法,为电子式互感器现场校验装置的研制提供了强有力的理论支持.     

基于FPGA 技术的多通道CRC 校验系统

CRC编码由于其简单的编码规则的在网络及存储等诸多场合得到广泛应用,随着现代存储和传输技术的发展,软件编码校验已难以满足Gbit级高速传输的需要。基于FPGA技术设计了一个采用多通道高度并行技术实现的高速循环冗余校验（CRC）系统。系统采用五个2Gbps校验通道并行工作的方式来达到10Gbps的数据吞吐率,系统实现采用VerilogHDL硬件描述语言设计,在QuartusII8.0平台上进行综合与布线,并将该处理单元封装为独立的IP核,并以Altera公司的EP2C20F484C6芯片为下载目标进行实现验证。综合结果表明,本设计可满足高速数据完整性检查的速率要求。