基于FPGA的高速串行传输接口的设计与实现

串行传输技术具有更高的传输速率和和更低的设计成本,已经成为业界首选,被广泛应用于高速通信领域。传统的高速串行传输接口大多基于Aurora链路层协议,但该协议自身会导致一定程度的资源浪费。本文提出一种新的高速串行传输接口的设计方案,通过定义新的串行传输协议并采用高速串行收发器Rocket I/O,实现数据率为2.5Gbps的高速串行传输。     

基于RocketIO的SAR 雷达系统高速串行传输的实现

高速数据传输一直是合成孔径雷达系统设计的一个重点和难点。针对Xilinx 的Virtex2ⅡPRO 系列FPGA 内嵌的Rocket IO 收发器模块, 设计了一块应用于SAR 雷达通信系统中的高速串行I/O 电路板。该板充分利用了芯片中集成的Rocket IO 收发器模块, 采用BREFCLK 差分输入参考时钟, 8B/10B 编码, 预加重处理技术等, 实现了多个通道的高速互连。通过实际系统验证了这种传输的可靠性。实验结果表明: 采用Rocket IO 模块进行高速串行传输设计, 可极大简化片上逻辑电路和片外PCB 板图的设计。     

基于RocketIO的SATA物理层高速串行传输实现

高速数据传输是硬盘存储系统设计的一个重点和难点,针对Virtex-4系列FPGA内嵌的RocketIO收发器模块,设计应用于SATA物理层的高速串行数据传输电路。对SATA物理层功能要求进行分析,描述RocketIO收发器的内部结构特点和工作原理,详细讨论基于RocketIO收发器的SATA物理层电路逻辑设计,重点介绍RocketIO收发器的时钟控制和复位的配置。实验结果表明:采用RocketIO收发器进行高速串行传输设计,符合SATA物理层设计要求,并提高系统的集成度和可靠性,为SATA接口的固态硬盘开发奠定基础。     

高速SERDES的多板传输技术与SI仿真

随着SERDES传输速率达到10Gbps,高速PCB上的信号传输尤其是多板间传输,已经成为高速设计的实现难点。高速PCB及其要素的设计、分析、仿真,以及高速传输链路的设计优化,是多板SERDES传输实现更高速率的关键。本文对高速串行SERDES的原理和架构进行了深入分析,研究了多板传输中影响信号完整性（SI）的关键因素和建模优化方法;最后,针对实验电路板建立了多板仿真模型,对实际的SERDES差分网络进行了仿真分析。     

RocketIO及其在高速数据传输中的应用

在高速电路系统设计中,差分串行通信方式正在取代并行总线方式,以满足系统对高带宽数据通信的需求。RocketIO是Virtex-2 Pro以上系列FPGA中集成的专用高速串行数据收发模块,可用于实现吉比特的数据传输,适用于多种高速数据传输协议。依据实际工程应用需求,提出了基于RoeketIO的高速串行数据传输系统解决方案,实现了每通道2．5Gb／s的传输速度。最后介绍了RocketIO在Aurora和PCI Express协议实现中的应用,并总结了高速通信系统的共性特征。     

基于FPGA的高速串行数据收发接口设计

针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明,这种串行传输方式不仅解决了并行传输所带来的诸多问题,还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。     

高速串行数据通讯电路设计及应用

介绍了Hotlink协议芯片CY7B923/933的性能特点、内部结构、工作原理和工作方式;设计了由CY7B923/933组成的高速串行数据通讯电路,详细讨论了耦合电路、偏置电路、匹配电阻、波形观测等关键性问题;并分别用同轴电缆和双绞线对电路进行了传输速率为330Mpbs的图像数据的传输测试;实验结果表明,传输过程稳定可靠,没有发生解码错误;CY7B923/933芯片可以方便地实现Hotlink协议,非常适用于工作站、服务器、海量存储、图像和视频传输等方面的应用。     

基于TLK2711的高速图像数据串行传输系统

本文设计了一种适用于高速、多通道CCD图像数据的串行传榆系统,以TLK2711高速串行收发器为传输核心,将高速差分传榆技术应用于系统的图像数据传输部分.详细介绍了该收发器的工作原理和功能组成.该设计已成功应用在某八通道TDICCD成像系统中,实现了图像数据的实时、稳定、高速传输.     

基于FPGA的通用高速串行互连协议设计

为提高高速通信系统的数据传输带宽,设计了一种基于FPGA、采用8b/10b编/解码、可应用于芯片与芯片或背板与背板之间通信的通用高速申行互连传输协议。介绍了点对点传输、全双工通信的协议体系结构,论述了协议物理层中数据传输时的串/并数据转换方法和帧同步机制,给出了协议链路层中循环冗余校验码算法、扰码/解扰模块、数据封装格式以及链路层控制器的设计。实验结果表明,系统设计的16bit位宽数据经8b/10b编码后,串行速率达到了1.25Gbps。     

高速网的传输协议的研究与进展

光纤网的高速传输已使通信的瓶颈从传输介质转移到了主机处理系统,尤其是终端系统的传输协议处理能力。近年来,研究人员不断地提出新的传输协议以满足高速网的要求,如HTPNET、XTP等,而作为传输协议成功的典范——TCP也在不断地进行自我改进以适应将来高速网的发展。本文简述了传输协议在高速网下的改进策略,论述了上述协议的特点、性能,总结了它们在高速网中应用的优劣。