首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到19条相似文献,搜索用时 171 毫秒
1.
硅通孔(TSV)的电阻开路故障和泄漏故障会降低三维集成电路的良率和可靠性,为在制造流中尽早排除故障TSV,提出一种基于环形振荡器的绑定前TSV测试方法.首先将环形振荡器的TSV接收器分为一般反相器和施密特触发器,并比较这2种环形振荡器的测试分辨率;然后把施密特触发器作为TSV接收器引入绑定前TSV测试;为防止误测或误诊断,采用多个低电压测试TSV.基于45 nm PTM CMOS工艺的HSPICE模拟结果表明,与现有同类方法相比,该方法具有更高的测试分辨率,且能测试大电容TSV和同时存在电阻开路故障和泄漏故障的TSV.  相似文献   

2.
基于3D-IC技术的3D SRAM,由于硅通孔TSV制造工艺尚未成熟,使得TSV容易出现开路故障。而现有的TSV测试方式均需要通过特定的电路来实现,增加了额外的面积开销。通过对2D Memory BIST的研究,针对3D SRAM中的TSV全开路故障进行建模,根据TSV之间的耦合效应进行广泛的模拟研究,分析并验证在读写操作下由于TSV的开路故障对SRAM存储单元里所存值的影响,将TSV开路故障所引起的物理故障映射为SRAM的功能故障。该故障模型可以在不增加额外测试电路的情况下,为有效测试和解决这种TSV开路故障提供基础。  相似文献   

3.
三维集成电路是延续摩尔定律的重要手段.针对三维集成电路中硅通孔(TSV)良率不高的问题,提出一种双TSV在线容错方案.该方案采用相互耦合的通道结构来减小TSV的失效概率;通过设计反馈性的泄漏电流关闭结构来实时监控TSV的泄漏电流,以达到自动屏蔽泄漏故障的目的;设计了对称的短暂放电结构,在TSV发生电阻开路故障时实现对输出信号的自动修复.理论分析和实验结果表明,文中方案可在无测试时间和电路端口开销且不中断电路正常工作的前提下,对TSV的泄漏和电阻开路2种故障进行在线容错,有效地提高三维集成电路的良率和可靠性.  相似文献   

4.
由于具有高集成度、高性能及低功耗等优点,三维芯片结构逐渐成为超大规模集成电路技术中的热门研究方向之一。TSV是三维芯片进行垂直互连的关键技术,然而在TSV的制作或晶圆的减薄和绑定过程中都可能产生TSV故障,这将导致与TSV互联的模块失效,甚至整个三维芯片失效。提出了一种基于TSV链式结构的单冗余/双冗余修复电路,利用芯片测试后产生的信号来控制该修复电路,将通过故障TSV的信号转移到相邻无故障的TSV中进行传输,以达到修复失效TSV的目的。实验结果表明,该电路结构功能正确,在面积开销较低的情况下,三维芯片的整体修复率可达91.97%以上。  相似文献   

5.
绑定前转接板的测试对2.5D集成电路的成品率有重要影响。为提高绑定前转接板的测试故障覆盖率,并减少测试成本,提出了仅使用一块辅助转接板针对待测试转接板中的互连线进行开路和短路故障测试的新方案。该方案首先使用邻接矩阵求极大独立集的方法将待测试转接板上的互连线进行分组,使得每组内的互连线不会发生短路故障。分组完成后,在辅助转接板上布置导线,实现互连线的组内连接。接着使用所提出的分组间熔丝连接策略在辅助转接板上布置熔丝,将互连线进行组间连接,最大化可以对开路故障进行并行测试的测试路径数量,并且减少所需的熔丝数量。测试时,首先进行开路故障的测试。待开路故障测试完成,将辅助转接板上的熔丝熔断,再进行短路故障测试。实验结果表明,所提方案有效地提高了开路故障和短路故障的覆盖率,并且减少了硬件开销。  相似文献   

6.
检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的BIST模块。实验证明,该方法用于瞬态电流测试是有效的。  相似文献   

7.
用于k测试的BIST测试向量生成器   总被引:2,自引:0,他引:2  
检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA),来构造产生测试向量对的BIST模块。实验证明,该方法用于瞬态电流测试是有效的。  相似文献   

8.
针对深亚微米技术,提出了差分静态电流技术和动态电流技术相结合的方法对CMOS SRAM存储单元进行故障诊断,针对该方法改进了0-1算法。改进的0-1算法与传统的March算法相比,明显降低了测试开销。以四单元存储器为诊断实例,针对桥接故障、开路故障与耦合故障,实现了100%故障诊断覆盖率。实验结果证明了新方法具有故障覆盖率高的特点,能够诊断传统逻辑测试法难以探测的部分故障。  相似文献   

9.
瞬态电流测试可以检测一些用电压测试和稳态电流测试不能检测的故障。对每一个故障都进行一次测试生成所花费的时间太多,而且没有必要。针对用瞬态电流测试来检测晶体管开路故障(Stuckopen Fault),研究精简故障数目,提高测试生成效率的方法。通过从靠近电路原始输出端向原始输入端逐渐进行测试生成以及其他一些办法,可以明显提高测试生成的时间效率。模拟实验结果表明,测试生成算法执行时间大约减少了70%。  相似文献   

10.
基于神经网络技术提出了一种新的配电网距离保护方法,用于提高距离继电器在配电网中抗开路故障的性能。给出了保护方法的详细数学模型。该方案采用的人工神经网络结构简单,只需离线训练,不会对距离继电器的工作时间造成大的时延,也不需要特殊的通信辅助手段。测试结果表明,采用该方案的距离继电器不仅能够检测电网线路中的开路情况,而且无论故障前的电流负载如何,都能够定位故障位置,验证了所提方法的有效性。  相似文献   

11.
研究硅通孔即TSV(through-silicon vias)键合硅片的预对准边缘信息采集与处理方法。TSV硅片与标准硅片相比,有减薄、键合不同心、边缘毛刺多、存在崩边;缺口被填充、内有鼓胶、镀铜等工艺特点,使得传统基于线阵CCD一维图像采集与处理预对准方法失败。针对TSV硅片的特点,把线阵CCD配合扫描运动采集的一维原始图像集拼接获得二维图像,应用二维图像处理技术提取边缘信息,硅片整周边缘数据用最小二乘圆拟合算法识别出圆心位置,缺口边缘数据用Hough直线变换识别出缺口两条斜边,其交点定位为缺口位置,从而实现TSV硅片的自动预对准。实际测量表明,该方法预对准重复性定位精度<20um、预对准时间<40s,满足指标需求,为光刻机能够曝光TSV硅片提供有力支持。  相似文献   

12.
修复软件缺陷是软件工程领域一个无法回避的重要问题,而程序自动修复技术则旨在自动、准确且高效地修复存在缺陷的程序,以缓解软件缺陷所带来的问题.近年来,随着深度学习的快速发展,程序自动修复领域兴起了一种使用深度神经网络去自动捕捉缺陷程序和其补丁之间关系的方法,被称为神经程序修复.从在基准测试上被正确修复的缺陷的数量上看,神经程序修复工具的修复性能已经显著超过了非学习的程序自动修复工具.然而,近期有研究发现神经程序修复系统性能的提升可能得益于测试数据在训练数据中存在,即数据泄露.受此启发,为进一步探究神经程序修复系统数据泄露的原因及影响,更公平地评估现有的系统,本文(1)对现有神经程序修复系统进行了系统的分类和总结,根据分类结果定义了神经程序修复系统的数据泄露,并为每个类别的系统设计了数据泄露的检测方法;(2)依照上一步骤中的数据泄露检测方法对现有模型展开了大规模检测,并探究了数据泄露对模型真实性能与评估性能间差异的影响以及对模型本身的影响;(3)分析现有神经程序修复系统数据集的收集和过滤策略,加以改进和补充,在现有流行的数据集上基于改进后的策略构建了一个纯净的大规模程序修复训练数据集,并验证了该数据集避免数据泄露的有效性.实验结果发现:本次调研的10个神经程序修复系统在基准测试集上均出现了数据泄露,其中神经程序修复系统RewardRepair的数据泄露问题较为严重,在基准测试集Defects4J(v1.2.0)上的数据泄露达24处,泄露比例高达53.33%.此外,数据泄露对神经程序修复系统的鲁棒性也造成了影响,调研的5个神经程序修复系统均因数据泄露产生了鲁棒性降低的问题.由此可见,数据泄露是一个十分常见的问题,且会使神经程序修复系统得到不公平的性能评估结果,以及影响系统本身的性质.研究人员在训练神经程序修复模型时,应尽可能避免出现数据泄露,且要考虑数据泄露问题对神经程序修复系统性能评估产生的影响,尽可能更公平地评估系统.  相似文献   

13.
漏磁检测法广泛应用于铁磁性材料的缺陷检测.应用有限元法对一新型脉冲漏磁传感装置下钢管缺陷产生的漏磁场进行了仿真分析,仿真结果表明提取缺陷漏磁场三维分量进行缺陷识别,相比较传统的提取一维或二维缺陷漏磁场分量而言,可获取更多有关缺陷尺寸、位置等信息,提高对缺陷的识别能力.采用所设计的新型脉冲漏磁传感器,对脉冲漏磁三维检测分量信号进行了分析,由三维检测信号峰值扫描波形可有效识别缺陷,并评估缺陷长度、深度等信息;实验结果与仿真分析有较好的一致性.  相似文献   

14.
软件缺陷预测是提升软件质量的有效方法,而软件缺陷预测方法的预测效果与数据集自身的特点有着密切的相关性。针对软件缺陷预测中数据集特征信息冗余、维度过大的问题,结合深度学习对数据特征强大的学习能力,提出了一种基于深度自编码网络的软件缺陷预测方法。该方法首先使用一种基于无监督学习的采样方法对6个开源项目数据集进行采样,解决了数据集中类不平衡问题;然后训练出一个深度自编码网络模型。该模型能对数据集进行特征降维,模型的最后使用了三种分类器进行连接,该模型使用降维后的训练集训练分类器,最后用测试集进行预测。实验结果表明,该方法在维数较大、特征信息冗余的数据集上的预测性能要优于基准的软件缺陷预测模型和基于现有的特征提取方法的软件缺陷预测模型,并且适用于不同分类算法。  相似文献   

15.
Semiconductor technology continues advancing,while global on-chip interconnects do not scale with the same pace as transistors,which has become the major bottleneck for performance and integration of future giga-scale ICs.Threedimensional(3D) integration has been proposed to sustain Moore’s law by incorporating through-silicon vias(TSVs) to integrate different circuit modules in the vertical direction,which is believed to be one of the most promising techniques to tackle the interconnect scaling problem.Due to its unique characteristics,there are many research opportunities,and in this paper we focus on the test wrapper optimization for the individual circuit-partitioned embedded cores within 3D System-onChips(SoCs).Firstly,we use existing 2D SoCs algorithms to minimize test time for individual embedded cores.In addition,vertical interconnects,i.e.,TSVs that are used to construct the test wrapper should be taken into consideration as well.This is because TSVs typically employ bonding pads to tackle the misalignment problem,and they will occupy significant planar chip area,which may result in routing congestion.In this paper,we propose a series of heuristic algorithms to reduce the number of TSVs used in test wrapper chain construction without affecting test time negatively.It is composed of two steps,i.e.,scan chain allocation and functional input/output insertion,both of which can reduce TSV count significantly.Through extensive experimental evaluations,it is shown that the test wrapper chain structure designed by our method can reduce the number of test TSVs dramatically,i.e.,as much as 60.5% reductions in comparison with the random method and 26% in comparison with the intuitive method.  相似文献   

16.
基于硅通孔TSV的3D-IC在电源分配网络PDN中引入了新的结构--TSV,另外,3D堆叠使得硅衬底效应成为不可忽略的因素,因此为3D-IC建立PDN模型必须要考虑TSV以及硅衬底效应。为基于TSV的3D-IC建立了一个考虑硅衬底效应的3D PDN模型,该模型由P/G TSV对模型和片上PDN模型组成。P/G TSV对模型是在已有模型基础上,引入bump和接触孔的RLGC集总模型而建立的,该模型可以更好地体现P/G TSV对的电学特性;片上PDN模型则是基于Pak J S提出的模型,通过共形映射法将硅衬底效应引入单元模块模型而建立的,该模型可以有效地反映硅衬底对PDN电学特性的影响。经实验表明,建立的3D PDN模型可以有效、快速地估算3D-IC PDN阻抗。  相似文献   

17.
本文针对模型预测控制器实际投运中遇到性能下降问题,提出了一种基于累积平方误差(ISE)–总平方波动(TSV)指标的模型预测控制器性能评价及自愈方法.先基于累积平方误差(ISE)和总平方波动(TSV)指标对模型预测控制器进行实时性能评价,再根据无限时域模型预测控制器(MPC)的逆特性,基于ISE–TSV指标的分析,提出了一种MPC控制器的鲁棒自愈方法.在二级倒立摆的模型预测控制仿真与实验结果证明了所提自愈方法的可行性及有效性.  相似文献   

18.
为了快速有效地评估轨顶表面损伤状态,提出一种基于漏磁(Magnetic Flux Leakage,MFL)检测的钢轨伤损判定和计数方法.该方法使用自适应阈值法计算判伤阈值,减小了噪声对判伤结果的影响,并用整段MFL数据的峰峰值进行预判伤;根据峰值点位置选定判伤窗口,缩短了数据处理时间,利用窗口内数据的峰峰值进行伤损判定及数量统计,最终得到以米为单位的钢轨表面的伤损数量.通过有限元仿真验证了该方法的可行性,研究了固定磁轭提离条件下传感器提离与伤损信号的可区分间隔的关系.对人工标定伤损钢轨样例及自然伤损钢轨样例进行试验验证.试验结果表明,该伤损判定计算方法能快速、有效地检测出钢轨表面的伤损数量.  相似文献   

19.
串扰抑制编码往往具有图形限制特性,在小规模硅通孔(through silicon via, TSV)阵列中应用时,可以在合理的编解码器面积开销下取得良好的串扰抑制效果.为了在大规模的TSV阵列中实现低系统开销的高质量数据传输,提出基于多TSV子阵列联合数据传输的方法.针对参与数据联合传输的子阵列最优数量问题,通过研究子阵列数量与对应联合传输方法的系统开销之间的关系,提出求解方法,并给出了相应的理论证明.面向多TSV子阵列联合数据传输场景,设计了一种基于数系变换的编解码算法.使用多组TSV阵列的电学参数,进行了不同编码方法 TSV阵列的串扰抑制效果的仿真实验.结果表明,所提方法在系统开销、传输延迟、传输功耗、编解码器面积等方面均优于已有的基于斐波那契数系的串扰抑制编码方法.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号