基于Matlab的并行循环冗余校验Verilog代码自动生成方法

在水声信号探测数据的传输过程中,现场可编程门阵列（FPGA）通过传统串行方法对长数据帧进行循环冗余校验（CRC）时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在Quartus Ⅱ 9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性：校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。     

基于硬盘加密卡的CRC并行算法及其仿真

硬盘加密卡是用于主机与硬盘之间的一种加密芯片.针对在硬盘加密卡中数据传输可能会受外界影响,使得数据传输出错,引入了循环冗余校验保征数据传输的可靠性.在研究CRC校验基本原理和分析串行校验算法中移位结构的基础上,推导出以字为单位数字序列的CRC递推算法.在Specman平台下对CRC模块进行功能仿真,结果表明该编码具有很高的实时性.与以往的CRC校验算法相比,该编码节约了硬件资源,并且不需要维护余数表,能够满足硬盘加密卡系统要求,是一种正确适用的并行实现方案.     

S模式数据链CRC校验实现方法

介绍了一种基于FPGA的S模式地空数据链循环冗余校验(CRC)实现方法。在掌握S模式数据链上、下行信息传输格式的基础上,根据循环码编码原理搭建校验电路,在QuartusII 8.1环境下进行逻辑设计。对发送端和接收端信息进行仿真验证,达到了预期效果。     

基于FPGA的高速冗余I/O总线设计与实现

为了实现控制器与I/O模块之间的数据实时、可靠传输,设计并实现了一种基于现场可编程门阵列(FPGA)的控制系统高速冗余输入/输出(I/O)总线。其物理层采用多点低压差分信号标准。因此,该总线具有高实时性、高吞吐率和易扩展等特点。控制器通过A/B总线交替实现与I/O模块的通信,实时监测链路状态并采集I/O模块数据。利用非实时时隙,可以实现I/O模块对时、内存监视等非实时报文的控制。控制器ARM芯片运行QNX实时操作系统,通过直接内存存取(DMA)把需要与I/O通信的报文传输给FPGA。FPGA接收到报文后进行解析,并在报文末尾自动填入循环冗余校验(CRC)码和帧尾标志。FPGA接收到I/O模块反馈的数据后进行循环冗余校验:校验通过则填入对应模块接收缓冲区;校验错误则在相应I/O模块的寄存器填入循环冗余校验错误标志,以减轻ARM芯片的负载。该基于FPGA的高速冗余I/O通信总线,在实际应用中取得了很好的使用效果。     

基于UDP的SAR回波分布式仿真研究

针对高分辨SAR回波仿真数据传输量大的问题,提出了构建低成本分布式实时仿真方案。利用UDP传输快速、实时的优点,基于UDP协议进行了数据通信软件设计,通过多任务机制、传输确认、CRC数据校验、时钟同步等软件设置实现了数据的可靠、实时传输。实验测试表明该方案能够满足数据可靠传输及SAR分布式实时仿真的要求。     

字节型CRC算法分析与实现

循环冗余码校验CRC是计算机网络通信中最常采用的数据校验方法之一,CRC方法能够很好地降低数据传输的误码率。本文分析了CRC算法的原理和CRC算法的校验规则,针对字节型CRC算法,提出一种直观、紧凑、易于理解的表驱动字节型算法描述,给出了严格的数学证明,通过实例详细演绎了算法的实现过程。同时,设计了相关的类汇编语言CRC-ITU算法,简要讨论了使用F(x)/G(x)的直接余式作为监督码的方法。     

基于FPGA的CRC并行算法研究与实现

循环冗余校验(CRC)算法广泛应用于通信领域以提高数据传输的可靠性.针对通信过程中常用的CRC校验,介绍了CRC的编码和解码原理,分析了CRC的经典算法的实现过程,并在此基础上提出了基于FPGA的CRC并行处理算法.采用VHDL语言对算法完成建模与实现,并以Altera公司开发的EDA工具QuartusII8.0作为编译、仿真平台进行了仿真验证.电路的综合结果表明,该方法具有更少的资源占用量和更高的工作效率.     

Modbus RTU串行通讯协议在工业现场的应用

本文介绍ModbusRTU通讯协议在自动化智能仪表之间,和控制器之间的通讯的应用,重点说明了数据的传输过程和CRC冗余循环码校验。     

CRC算法在计算机网络通信中的应用

在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制--循环冗余码校验(CRC).介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计.由于CRC算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性.     

基于eMMC阵列的高速大容量数据的存储设计

为实现对某飞行设备进行模拟飞行测试,需要对大量的飞行仿真数据进行快速存储,因此提出一种基于eMMC (em-beded MultiMedia Card)阵列的高速大容量数据的存储设计;设计选用FPGA (field programmable gate array)作为逻辑控制核心,通过控制其内部IP核GTX (Gigabit Transceiver)实现与外部设备的通讯,为匹配数据的传输速率,采用缓存模块对GTX模块输出的并行数据进行缓存,依据缓存大小来控制eMMC阵列控制器模块对eMMC阵列进行写入;系统上电后,GTX模块及eMMC阵列控制器模块自动进入初始化流程,上位机通过RS422接口发送启动命令给FPGA,当FPGA检测到各模块初始化完成标志后,通过RS422接口上传指令回应帧并启动数据的采集存储;数据存储完成后,为验证数据传输存储的正确性,上位机发送读取命令对数据进行回读;经验证,回读数据正确,无丢帧错帧的现象,数据传输稳定可靠,数据存储速率为2.4 Gbps;系统设计正确,为模拟飞行测试提供了可靠的保障.     

eMMC可靠性分析与增强对策研究

eMMC是可以自我管理的闪存（NAND flash）芯片,内部集成了控制器,实现了多芯片封装,简化了应用接口设计,节省了板级空间,在移动终端领域得到了广泛应用。然而,基于flash的存储器件在掉电时容易出现比特位损坏、元数据损坏、非串行写、甚至器件不可用等可靠性问题。针对如何提高eMMC的可靠性进行了研究,提出了一些可靠性增强措施。首先,全面梳理了eMMC规范提供的可靠性特性,包括分区管理、写保护管理、可靠写、数据标签、断电通知等。继而对现有的各种可靠性措施进行了综合分析,并提出了一些提升可靠性的措施,包括,文件系统感知的磨损均衡、根据数据属性映射到合理分区、减少写入次数降低写放大效应,面向手机应用的元数据去冗、应用差异化细粒度控制可靠性、确保一致性的前提下减少日志等。     

基于 CPCI总线的抗恶劣环境 HDLC 通信卡的设计与实现

为了实现指控系统中雷达数据的可靠传输,采用面向比特的链路层协议HDLC实现数据通信。以CPCI总线为基础架构,采用FPGA技术实现HDLC协议控制器,完成CPCI本地数据读写模块、HDLC协议帧的构成、解析模块及其内部的CRC码生成、检验模块。对通信卡进行专门的板极加固设计,使其适用于军用环境中。实验结果表明,在军用恶劣环境中,板卡可以按照标准的HDLC帧格式收发数据,稳定可靠。     

基于ZYNQ的千兆以太网数据记录器设计

针对航空航天领域飞行器传感数据信息采集、存储和传输等需求,设计了基于ZYNQ的千兆以太网数据记录器。以ZYNQ为主控芯片,通过以太网接口实时接收数据包,编码后写入缓存单元,逻辑端提取缓存数据写入eMMC存储单元,并可读取eMMC内存储数据经以太网接口传回电脑,用于数据验证、分析。试验结果表明,该记录器实现了千兆网TCP通信,读、写平均速率达到500 Mbit/s,以太网包解析后数据以60 MB/s平均速度写入存储单元,瞬时写入最大速度可达100 MB/s。系统将主控与存储单元分离,便于对存储单元进行过载保护,用于实验后回收数据,为高过载情况下飞行器数据记录提供解决方案。     

FPGA与88E1111的千兆以太网接口设计

为实现设备间数据的以太网传输,对TCP/IP协议进行深入了研究,设计了基于FPGA和PHY物理层芯片88E1111的千兆以太网数据传输系统.系统采用硬件描述语言实现以太网传输协议,并利用Xilinx提供的M AC以太网控制器IP核完成帧校验和封装,物理层实现采用88E1111芯片.结合系统设计需求对TCP/IP以太网数据协议进行裁剪,仅保留UDP协议、IP协议和ARP地址解析协议.经测试,千兆以太网能够稳定、高效地实现数据传输.     

Virtex 6 FPGA的eMMC控制器设计

介绍了 eMMC芯片的技术特点、工作原理,以及控制器的设计方案。该设计基于 Xilinx公司的 Virtex 6系列FPGA芯片,实现了控制器的设计方案,并给出了仿真结果,验证了该设计方案的可行性。此外,该设计均采用硬件逻辑实现,具有速度快、通用性强、可靠性高的特点。     

基于Artix-7系列的eMMC阵列控制器设计与实现

为实现Artix-7系列采集平台存储速率的实时切换,提出了一种具有独立配置接口的eMMC阵列控制器。用户利用配置接口不仅可以提高存储控制逻辑的设计效率,还可以实现基于多种工作频率和阵列操控方式的备用方案,相比于其他同类控制器,集成可靠性更高,应用灵活性更强。首先介绍了eMMC 5.1协议中开放终点多块写、预设块数多块读以及数据擦除的操作原理和技术关键点,然后介绍了总体设计和主要模块的控制流程,最后利用自主设计的测试模块在硬件平台上完成速率切换功能测试和读写速率性能测试。测试结果表明,在200 MHz工作频率下控制器可长时间稳定工作,实现了200 MB/s与800 MB/s之间的速率切换,每片eMMC的最高读写速率可达到200 MB/s。     

一种FPGA验证与测试的方法介绍

如何快速开发FPGA测试平台以实现FPGA验证与测试是本文的研究重点。基于PC、ATE与自制应用型DUT板,对FPGA验证与测试开发技术进行研究。PC主要完成测试程序下载与调试验证工作,自制应用型DUT板实现对FPGA的配置,ATE等待FPGA配置完成后进行信号输入与输出验证。基于该理论对Xilinx公司的XC2S200进行了实验,实验表明该方法可行并能快速实现测试开发与芯片验证,且具有很好的通用性,可用于其他FPGA芯片的测试、研究与验证。     

基于高性能安全存储芯片的SATA通路验证

本文基于UVM验证方法学对自研高性能安全存储SoC芯片系统中SATA通路进行验证,文中对高性能安全存储SoC芯片架构及SATA通路系统工作原理进行说明,以SATA DMA数据传输方式为例介绍了SATA协议链路通信建立及数据传输过程.搭建UVM系统验证平台,文中对SATA协议进行分析,设计规划系统层面测试用例,编写加载至系统中运行的C固件测试程序,实现对系统应用层面关注的PIO、DMA、NCQ等SATA命令方式数据传输通路的验证.结合具体波形分析,结果表明, SATA通路相关集成设计是合理、满足芯片对SATA数据通路应用需求的,实现了对高性能安全存储SoC芯片系统SATA通路的验证.     

MicroBlaze软核处理器的SPI控制器设计

设计了一种基于Xilinx公司提供的MicroBlaze微处理器的SPI控制器.该SPI具有可配置的分频器、三线—四线转换功能,同时可以根据外接的芯片SPI总线需求配置其数据发送的方式.该SPI控制器的逻辑功能在Modelsim下仿真结果正确,并且在Virtex-7芯片上运用此控制器配置多款高速数据转换器、时钟芯片等.验证结果表明,该SPI控制器具有使用灵活、便于移植、易于使用、可以同时配置多片器件等优点.     

基于FPGA的多功能多路舵机控制器的实现

利用现场可编程门阵列(FPGA)构建了一个可编程片上系统(SOPC)实现能同时控制多个伺服舵机的控制器,用于遥控/自控飞艇的控制。该片上系统的硬件部分主要由串口通信模块、NIOS-IICPU模块、脉宽调制(PWM)信号发生模块、PWM信号脉宽计数模块以及多路开关模块组成。软件部分主要是串口通信软件。其中,PWM信号发生模块可通过串口通信灵活地设置每路PWM信号的占空比。仿真和实验结果表明,该控制器可根据串口通信数据,可靠地对每个伺服舵机进行独立控制,且舵机运行平稳无颤振。