嵌入式处理器中跟踪缓冲的设计考虑

跟踪缓冲可以记录程序执行的历史轨迹，这在各种在线仿真器(ICE)和逻辑分析仪中得到了广泛的应用．文章主要讲述了嵌入式系统中的跟踪缓冲的设计思想。并介绍了嵌入式系统领域中的不同架构处理器中跟踪缓冲的设计方法，对它们所表现的性能差异也进行了简单的评估．     

试谈APU的现状及发展趋势

随着芯片半导体技术的鼎新,信息技术、网络技术的高度发展,PC和移动端电子产品逐渐普及大众,与此同时衡量产品性能的核心部件CPU和GPU也越来越引起人们的重视.介绍了技术革新的产品APU现状以及未来的发展趋势,并且客观地提出一些看法.     

ARM与DSP在车流量检测系统中的应用

简介了车流量检测系统，设计了ARM与DSP通信的方案。该方案充分利用了DSP的HPI接口功能实现了主机ARM实时读，写DSP片内任意存储单元的内容，给出了硬件连接图和软件代码。该方案已应用于车流量实时检测系统中，经验证是有效且实用的方法。     

网络处理器发展分析

随着网络技术应用的不断变化，路由器从发展初期的基于通用处理器，到使用特定用途集成电路，在高性能和灵活性的不断取舍中。网络处理器应运而生。从网络处理器的产生背景入手，详细分析比较了当前市场中网络处理器的主要厂商和主流产品及其应用，并展望了未来网络处理器的发展方向。     

网络处理器发展分析

随着网络技术应用的不断变化,路由器从发展初期的基于通用处理器,到使用特定用途集成电路,在高性能和灵活性的不断取舍中,网络处理器应运而生。从网络处理器的产生背景入手,详细分析比较了当前市场中网络处理器的主要厂商和主流产品及其应用,并展望了未来网络处理器的发展方向。     

Java处理器关键技术分析

传统的Java程序利用软件Java虚拟机(Java Virtual Machine,JVM)对Java字节码文件进行解释或二次编译后交由本地CPU执行,其运行速度大大受限,而硬件JVM处理器可直接执行Java字节码,因而大幅提高了Java程序的运行速度,所以硬件JVM处理器是突破Java程序性能瓶颈的最有效方法.本文以Jop Java及picoJava为例,根据Java虚拟机的规范分析了硬件JVM处理器中最重要的流水线结构、堆栈结构及操作的实现方式、指令折叠技术和字节码与微码的映射技术,并提出了改进措施.     

解开ES之谜

电脑市场瞬息万变，每时每刻都刮着不同的“风”，不知何时，市场上出现了一股ES处理器的“妖风”。[编者按]     

高也成 低亦就——HP Compaq dc7700 USDT／dx2700 SFF

作为X86处理器的领导者．英特尔处理器的更新换代已经被人们默认为桌面计算发展阶段的一个代名词。如今Pentium4已经退居二线．全新的Core 2 Duo处理器登上了历史舞台（虽然中间还经历了一个从Pentium 4单核处理器到Pentium D双核处理器的变化．但毕竟是维持了同一体系结构．而Core 2 Duo处理器的诞生．则标志了一个全新时代的来临）。     

TSS-400智能传感处理器及其应用

着重描述了TSS-400智能传感处理器总体性能,提出了高效开发传感器应用产品的新途径,并给出了典型应用.     

给Intel重重一锤K8剖析

CPU市场的两面大旗——Intel和AMD,从低端市场一直到高端市场都是我们DIYer讨论的话题,我们知道Athlon XP把X86处理器的性能推向了一个全新的境地,速度远远超过了同频率的奔腾四,而这时它还在用着K7的内核,那么它对付Intel下一代CPU的产品是什么呢?在今年二月底的IDF大会上,AMD率先公布了Hammer的样品,也就是我们大家早就知道的K8,它的推出无疑增强了它和Intel相抗争的资本。     

一种集群通信处理器设计和通信算法研究

随着我国并行技术的快速发展，一种非常新颖的分布式并行计算技术一计算机集群技术受到了人们的广泛关注，并且有越来越多的人投入到对该技术的研究，本文就对一种通信处理器和集群设计以及相应的通信算法进行阐述     

APACHE在多核网络处理器平台上的性能评测与分析

测试并分析了Apache HTTP服务器在多核网络处理器平台ATCA-8000R上的性能。作为对比,测试了Apache在X86架构的服务器BH28上的性能。使用每秒完成的请求数、吞吐率和每个请求完成的时间作为性能指标。使用测试软件ab作为HTTP客户端,向被测设备发起请求。评测结果表明,Apache在多核网络处理器平台ATCA-8000R上的性能优于X86架构的BH28。通过分析网络处理器OCTEON 5860的特点,解释了这一评测结果。     

基于迅驰的移动计算机体系结构设计

本文分析了基于迅驰GM移动平台的微机体系结构设计，在板参设计上考虑了高速系统设计时的信号完整性问题；在处理器系统总线设计时确保信号的高速性和正确性；在内存接口设计上解决了传输线阻抗的连续性问题。同时，在设计时引入了仿真方法，保证了移动计算机体系结构设计的合理性和正确性。     

基于RS-232C总线的PC机与TMS320C203串行通信电路

介绍了一个数字信号处理器与PC机基于RS-232C总线的串行通信电路,所设计的硬件电路解决了DSP与PC机电平转换的问题,并利用TMS320C203的I/O线作为RS-232C接口的握手信号,使TMS320C203与PC机可以通过标准的RS-232C串行总线进行通信。该电路结构简单,可靠性好,通信速度快,在实际使用中效果良好;它也适用于其它同类似的DSP与PC机串行通信系统。     

智能卡Fiat-Shamir鉴别协议的实现

介绍了基于智能卡实现非对称密码协议完成Fiat．Shamir鉴别方案时，对120个字符长的识别码进行鉴别，安全性为2^-20，平均计算时间为6秒。文中获得的经验是：非对称密码协议对处理器性能有一定要求，且密码难度成数量级地攀高。     

基于DSP的DDA插补器设计与研究

插补模块是数控系统的核心。基于美国TI公司的主流DSP处理器TMS320LF2407A,进行了DDA插补器的设计与研究,该文主要描述了插补原理和基于DSP的硬件系统和软件系统设计。实验验证取得了较好的效果,为数控插补器的改进奠定了初步理论基础。     

基于异构计算平台的规则处理器的设计与实现

对于身份认证机制中的安全字符串恢复,字典结合变换规则是一种常用的方法。通过变换规则的处理,可以快速生成大量具有针对性的新字符串供验证使用。但是,规则的处理过程复杂,对处理性能、系统功耗等有很高的要求,现有的工具和研究都是基于软件方式进行处理,难以满足实际恢复系统的需求。为此,文中提出了基于异构计算平台的规则处理器技术,首次使用可重构FPGA硬件加速规则的处理过程,同时使用ARM通用计算核心进行规则处理过程的配置、管理、监控等工作,并在Xilinx Zynq XC7Z030芯片上进行了具体实现。实验结果表明,在典型情况下,该混合架构的规则处理器相比于单纯使用ARM通用计算核心,性能提升了214倍,规则处理器的运行性能优于Intel i7-6700 CPU,性能功耗比相比NVIDIA GeForce GTX 1080 Ti GPU有1.4~2.1倍的提升,相比CPU有70倍的提升,有效提升了规则处理的速率和能效。实验数据充分说明,基于异构计算平台,采用硬件加速的规则处理器有效解决了规则处理中的速率和能效问题,可以满足实际工程需求,为整个安全字符串恢复系统的设计奠定了基础。     

一种适合众核MPI的托管式消息模型

以异构多核为特征的众核处理器已成为处理器技术的主流发展方向,如何在众核上实现高效、可用的MPI将逐渐成为一个研究热点。本文首先介绍了众核MPI的研究现状,然后结合已有的研究成果提出一种适合众核MPI的消息模型,最后对MPI在众核上的发展趋势进行了展望。