共查询到19条相似文献,搜索用时 125 毫秒
1.
采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案.结合高速数据采集系统的设计要求,重点研究了一种DDR SDRAM控制器的FPGA实现方法,简要介绍了控制器设计中各个模块的功能,最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图. 相似文献
2.
3.
设计了一种有更高传输速率和更大带宽的存储模块来满足更高的数据存储需求。该设计采用Xilinx公司的UltraScale系列高性能芯片作为FPGA主控制模块,后续基于原有模块设计并外挂了4片容量为1 GB的DDR4内存芯片,结合片上DDR4控制模块实现对内存的读/写控制,通过FPGA内部集成的DDR4 SDRAM IP核进行例化核设计。通过实验验证,DDR4在300 MHz系统时钟频率下能够进行正确的读/写操作,无数据丢失,保证了高速率、大带宽数据的正常传输,证明该机制具有良好的可靠性及适用性。 相似文献
4.
5.
6.
DDR SDRAM控制器的FPGA实现 总被引:6,自引:0,他引:6
DDR SDRAM高容量和快速度的优点使它获得了广泛的应用,但是其接口与目前广泛应用的微处理器不兼容。介绍了一种通用的DDR SDRAM控制器的设计,从而使得DDR SDRAM能应用到微处理器中去。 相似文献
7.
Danbey 《电脑技术——Hello-IT》2002,(4):31-33
DDR(Double Data Rate)SDRAM,也称SDRAM Ⅱ,是SDRAM内存的更新产品,它是由VIA、IBM、AMD等一大批原来 PC133 SDRAM标准的倡导者于1998年12月正式确定的完全开放式的新一代内存规范。DDR的核心建立在SDRAM的基础上,使用了更多、更先进的同步电路,并使用了Delay-Locked Loop (DLL,延时锁定回路)来提供一个数据滤波信号(DataStrobe signal)。当数据有效时,存储控制器可使用这个数据滤波信号来精确定位数据,每16位输出一次,并且同步来自不同的双存储器模块的数据。DDR不需要提高时钟频率就能加倍提高SDRA… 相似文献
8.
9.
介绍了一款可应用于DDR SDRAM控制器的基于标准单元的全数字延时锁定环(DLL)。该DLL可集成性和工艺兼容性好,可以减少DLL的设计时间和设计复杂度,非常适合系统级芯片使用。该设计采用0.18um CMOS数字工艺实现最终版图,工作频率范围达到200MHz至400MHz,无谐波锁定出错,且闭环特性可以跟踪工艺、电压、温度(PVT)变化。仿真结果表明该设计能够产生DDR SDRAM控制器规范所要求的一段固定延时(tSD)来保证DDR SDRAM控制器正确捕获存储器输出数据(DQ)。 相似文献
10.
11.
利用FPGA实现DDR存储器控制器 总被引:2,自引:0,他引:2
DDRSDRAM以双倍的数据速率已成为存储器的主流,但目前广泛应用的微处理器和数字信号处理器并不支持DDRSDRAM。该文介绍一种通用DDRSRAM控制器的设计,以解决目前所存在的微处理器与DDRSDRAM之间的接口问题。 相似文献
12.
随着DDR SDRAM的广泛应用,为满足不同平台下的访存需求,文章设计并实现了一种基于FPGA的DDRSDRAM控制器,通过分级流水结构提高了系统性能,并通过参数的在线配置满足不同内存颗粒的参数需求,保证了控制器的灵活性和可扩展性。 相似文献
13.
14.
基于PCI-E总线的高速数据传输卡的设计与实现 总被引:1,自引:0,他引:1
介绍了用于改善合成孔径雷达数据回放模块性能的高速数据传输卡的设计与实现;传输卡通过PCI Express总线与主机进行数据交互,配置两组DDR2SDRAM进行乒乓操作实现大容量高速缓存,在输入、输出数据传输率不匹配的情况下保证数据传输稳定、可靠;选用PLX公司的接口芯片PEX8311实现PCI Express总线接口功能,FPGA逻辑实现DDR2SDRAM控制器;测试结果表明,传输板数据传输率不低于100MB/s,工作状态稳定,达到了预期指标,具有一定的实用性和良好的应用前景。 相似文献
15.
DDR SDRAM是FPGA板卡中的重要组成部分,其可靠性与带宽决定了设备能否正常工作;为了测试DDR SDRAM的性能是否符合预期,开发了一种基于FPGA的DDR SDRAM测试平台;平台包含一个基于DDR SDRAM控制器的测试器IP核,具有数据校验、带宽测量的功能;编写了控制测试器IP核的Tcl脚本,用于配置测试参数、控制测试流程与读取测试结果;在Python语言下使用PyQt5开发库设计了图形界面程序,能够根据用户操作生成并执行对应的Tcl脚本;最终实现了一个操作简单、测试流程可配置、自动输出测试结果的DDR SDRAM测试平台;测试结果表明,测试平台能够正确地进行DDR SDRAM测试并输出统计结果;对比MIG的示例工程,测试平台额外增加了带宽测试、结果统计、循环测试等功能,且使用的FPGA资源下降了30%,测试用时缩短了70%以上。 相似文献
16.
内存从规格,技术,总线带宽等不断更新换代。本文根据已有的内存技术标准,主要介绍了DDR2 SDRAM的基本特征,比较其与DDR技术规范的不同,最后分析了DDR2技术的未来发展。 相似文献
17.
18.