基于FPGA的大容量数据高速采集系统的设计

介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。     

高速信号采集存储及传输系统的设计与实现

为解决高速数据采集系统中的数据缓存和传输速度瓶颈,设计并实现了一种基于光纤通道协议和DDR2 SODIMM存储的高速数据传输、存储系统。利用Stratix Ⅳ GX系列FPGA和QuartusⅡ中自带的DDR2 IP核以及高速收发器IP核,实现了PCI9056的本地接口、DDR2控制器、光纤通道协议和高速串行数据的转换发送,最终实现了数据的高速存储和传输。     

双通道5 GS/s高速数据采集卡设计

针对高频信号采集有着高采样率高精度的要求,提出了一种双通道5 GS/s高速数据采集卡的设计方案。采集卡使用两片10位5 GS/s的ADC进行双通道采样,采用两片FPGA作为数据采集子板和数据处理母板的控制核心,并利用DDR3存储器及千兆以太网实现数据的存储上传功能。重点研究了基于低抖动高速时钟的ADC高速采样的硬件设计和ADC输出高速数字信号的接收缓存FPGA逻辑。最后对采集卡进行了性能测试,测试结果表明在双通道5 GS/s模式下,两片ADC的静态性能与动态性能良好,有效位达到8. 0以上。     

基于PCI总线的高速数据采集卡设计

测试系统需要处理的信号频率越来越高,要求数据采集卡的采样频率也相应提高;将数据高速准确地送人计算机是数据采集中的重要环节;文中设计了基于PCI总线的2CH、40Msps、12bit的数据采集卡,并对数据采集系统的性能进行了测试和分析;同时还讨论了数据采集卡的硬件设计的要点;经过调试,本系统实现了对模拟信号的高速采集;性能测试时,采样频率为10 MHz,信号频率为10 kHz.对该信号进行频谱分析,信噪比SINAD约为84.32dB,采样时有效位数ENOB为9.23位.实际测试结果表明,该设计无论在硬件还是软件方面都是成功的,达到了预期的设计效果.     

海量高速突发信号采集系统设计与实现

突发信号的采集是数据处理中一个非常重要的课题,突发信号因其抗干扰能力和抗截获能力强在通信系统中得到了广泛的应用,必须设计专门的数据采集系统对突发信号进行数据采集和存储,这是对其进一步处理的基础;一种基于多核Xeon高速记录控制器S5000的高速海量信号采集系统设计方案被提出,该设计利用PCI-E载板加双通道210MHz A/D采集卡实现高速采样,并采用0级盘阵方式(RAID0)构成磁盘阵列实现海量存储;实际测试设定采样率100MHz,连续采样1小时,完整地捕捉到了间隔不确定、持续时间为1秒钟的突发信号;测试结果表明,该方案设计可以用于对突发信号的数据采集。     

基于LabVIEW超声信号的数据采集系统

本文在阐述了基于特定应用背景的超声波信号采集方案的实现基础上,介绍了利用NI公司的图形化编程开发平台Lab VIEW 来实现超声波信号的实时显示存储采样数据的方法,并进行了该系统平台的搭建.该方案克服了其它一些数据采集系统因采样频率过大而无法将全部数据存储等缺点,实现了数据的高速采集存储功能.结果证明了本方案的可行性和较好的应用性.     

基于ARM的远程数据采集系统设计

为实现高速、高精度、多通道的前端实时数据采集,设计了一种基于ARMLPC1788的多路电量采集与处理系统。同时,设计了模拟信号调理电路,确保传感器信号无失真的采样。软件系统采用模块化设计,分为数据采集、数据存储和数据串口发送。实现了电压信号的数据采集、A/D转换、数据存储和数据串口发送。实验表明,该方案的数据采集系统具有性能稳定、实时性强、采样速率高、精度高、集成度高、扩展灵活等特点。     

基于FPGA的DDR3存储控制的设计与验证

DDR3SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1-2];在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2];基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作;此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性;经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%;此设计在功能和性能上均符合系统总体设计的要求。     

基于FPGA的DDR3用户接口设计

本文详细介绍了在 Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核实现高速率DDR3芯片控制的设计思想和设计方案。针对高速实时数字信号处理中大容量采样数据通过DDR3存储和读取的应用背景,设计和实现了适用于该背景的控制状态机,并对控制时序作了详尽的分析。系统测试结果表明,该设计满足大容量数据的高速率存储和读取要求。     

基于VEE的电子测量自动化的应用

针对现在手动测试的局限性,介绍了利用测试技术搭建测试平台,实现对测试仪器的自动控制和数据采集。该自动测试系统是基于Agilent VEE软件平台和GPIB接口的应用实例,实现了对高精度时间间隔计数器SR620的初始化、测量模式选择、存储位置的选择及文件的命名、采数间隔控制、两路时频信号时差的数据采集和自动存储等。通过试验表明,该自动测试运行正常,已成功应用于时频信号的环境试验中。     

基于PCI9656的高速实时采集存储系统

设计了一种基于PCI-X总线的高速数据采集存储系统。该系统采用PCI9656作为桥接芯片,基于PCI/PCI-X总线实现数据高速传输,采用IA构架服务器以及SCSI硬盘组成的RAID0磁盘阵列保证高速实时存储,用可编程逻辑器件完成数据采集和传输的时序控制。该系统已成功应用于某雷达系统的回波信号实时采集存储,最终实现了在100MSPS采样速率、10bit量化精度指标下,对雷达回波信号的连续全时段采集和存储,且信号失真度小于0.2%,可以满足对信号的高速采集、实时存储的需求。     

基于DSP的多传感器阵列数据采集与处理实验平台

介绍了多传感器阵列宽带信号采集处理实验平台,该平台可以接收100～400 MHz的宽带信号并对宽带信号进行近于实时的来渡方向的估计.系统主要包括8单元阵列传感器,两台同步高速数字存储示波器,PC机信号处理平台和DSP算法评估板.系统对8通道阵列传感器进行同步数据采集和存储,采集到的数据在MATLAB平台上进行仿真处理并下载到DSP中进行算法性能评估.     

基于FPGA的DDR SDRAM控制器的设计和实现

DDR SDRAM,因其拥有较之SDRAM为两倍的数据读、写速率,已经成为存储器的主流,并得到了广泛的应用,尤其在高速、高精度、高存储深度的数据采集系统中。本文在分析了DDR SDRAM工作原理的基础上,预先在FPGA上利用Verilog硬件描述语言设计实现了DDR SDRAM的读、写以及刷新,给出了DDR SDRAM控制器的状态转换图及结构框图,为进一步与微控制器或数字信号处理器的连接创造条件。目前该控制器已经研制完毕,进一步还可以集成到数据采集系统中。     

塑料齿轮传动误差试验机数据采集系统设计

塑料齿轮传动误差试验机是一种新型齿轮测量仪器,针对塑料齿轮传动误差试验机对数据采集系统高速度、多种类、并行采集的技术要求,设计了一款基于Zynq7000的数据采集系统。通过Zynq7000的PL部分实现多路光栅信号的同步采集,设计状态机驱动一个16位精度的ADC芯片ADS8584S采集模拟信号,把采集到的结果写入FIFO中,通过AXI和DMA控制器把数据存储到DDR3中,利用LWIP协议栈实现了数据采集系统和上位机之间以太网通信。经初步验证,该系统可以实现光栅信号和模拟信号采集、电机控制和频率测量等功能,光栅信号采集频率可以达到10 MHz,模信号采集精度可以达到0.06%。系统能够满足试验机数据采集要求,也可以用于其他仪器光栅信号高速采集,采用网络通信,为以后仪器智能测量、远程测量奠定了基础,具有很好的应用前景。     

基于LabWindows/CVI和RTX的高速凸轮测试系统设计

为了研究凸轮机构在高速运转时出现的动力学问题,以LabWindows/CVI虚拟仪器开发工具和RTX实时系统为平台,设计了一个高速凸轮测试系统.该系统以工控机和数据采集卡为主要硬件,使用RTX实时系统采集数据,采样周期达到0.1 ms,利用LabWindows/CVI开发的虚拟仪器对数据进行分析处理、显示及存储.通过对...     

PMD-1208LS数据采集卡系统设计

介绍了一套基于PMD-1208LS数据采集卡和基于LabVIEW的PC数据采集系统,系统采用PMD-1208LS数据采集卡,通过USB接口与PC机相连,利用软件平台LabVIEW建立温度数据采集系统并进行数据传输,以实现信号从采集到显示（波形显示和数据列表显示）、存储和回放。本数据采集系统采用美国MCC公司生产的数据采集卡PMD-1208LS实现数据的高速实时传输与处理。在PC机上运用虚拟仪器能共享硬件和软件资源,快速、方便地组建各种数字信号处理系统,并可借助计算机的功能,进行数据处理、存储以及图形化显示等。经过实验检测,基本达到了数据采集、处理、存储和回放的目的,并且使用方便、直观。     

嵌入式存储系统的仿真及实现

嵌入式环境中存储需求在不断地增长，越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展，如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度，以一种海量DDR存储系统设计为实例，利用信号完整性仿真方法，分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统，实际应用表明了该方法具有良好的效果。     

高速数据采集平台

高速数据采集平台作为虚拟仪器设备,具有硬件控制、高速数据采集、数据分析、网络通信、数据文件存储等特性,可广泛应用于设备的信号采集、性能测试和故障分析.     

基于PXIE的信号完整性测试系统设计

为了满足运载火箭遥测系统中信号完整性测试的需求,研制了一套基于PXIE的高速数据采集系统;该系统采用多机箱级联设计,最大采样通道数为48,单通道最高采样率达250 MS/s,数据实时存储速度高达750 MB/s;系统软件平台采用Labview开发,具有良好的人机交互性;通过试验验证,测试系统工作稳定,能较好的满足测试需求,同时该系统的设计方法为同类高速数据流盘的设计提供了一种思路。     

基于DDR SDRAM的高速数据采集系统的设计

采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案.结合高速数据采集系统的设计要求,重点研究了一种DDR SDRAM控制器的FPGA实现方法,简要介绍了控制器设计中各个模块的功能,最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图.