一种实时多处理机系统网络设计

针对雷达目标识别的特点和要求。文中介绍了一个由六片ＴＭＳ３２０Ｃ５０所构成的实时处理系统。硬件设计上充分利用了ＴＭＳ３２０Ｃ５０本身所带有的资源，构成一个模块化，小体积、低成本的工程实用系统。     

Windows下的实时汉语语音输入系统

本文介绍了一个基于中文Ｗｉｎｄｏｗｓ下的实时汉语语音输入系统的实现，该系统硬件基于功能强大的ＴＭＳ３２０Ｃ３０芯片，软件基于一个设计合理的分层式软件库，并借助中文Ｗｉｎｄｏｗｓ下丰富的资源，具有灵活，方便的特点，文中还详细介绍了我们设计的分层式Ｃ３０软件库的结构和功能。     

基于TMS320C30语音命令多媒体人机交互系统

介绍了一个中文Ｗｉｎｄｏｗｓ９５下的可以进行语音命令输入的多媒体人机交互系统的实现，该系统硬件基于功能强大的ＴＭＳ３２０Ｃ３０芯片，软件基于一个设计合理的分层式软件库。     

TMS320C50在帧同步系统信号处理中的应用

本文介绍了以ＤＳＰ专用芯片ＴＭＳ３２０Ｃ５０为核心的一种帧同步系统终端机硬件结构２，并在相关检测原理的基础上引入了数据检测和帧同步码识别的数学模型，采用ＴＭＳ３２０Ｃ５０软件实现了对数据的检测，判决及对帧同步码的识别，最后给出实验结果。     

TMS320C30信号采集处理系统及其在信号检测中的应用

ＴＭＳ３２０信号处理器族具有特别适合信号处理的硬件结构和指令系统，而该信号处理器族的高性能浮点处理器系列ＴＭＳ３２０Ｃ３×又增加了许多浮点处理功能，因此在信号处理的各个应用领域都得到了广泛应用。介绍了基于ＴＭＳ３２０Ｃ３０的信号采集处理系统的设计及其在信号检测中的应用。     

一种由DSP芯片TMS320C30与计算机构成的声频实时分析系统

本文介绍由ＴＭＳ３２０Ｃ３０与计算机构成的声频实时分析系统，并在此系统上对扬声器谐波失真等参量进行了测量与分析，给出了由ＴＭＳ３２０Ｃ３０汇编实现的可变数字振荡器的方法。     

高分辨频率估计的数字信号处理系统设计

介绍了以高速数字信号处理芯片ＴＭＳ３２０Ｃ３０为核心的数字信号处理系统。该系统具有１２位高速Ａ／Ｄ转换,转换时间８００ｎｓ。ＡＤ工作方式采用连续时间采样,不需ＣＰＵ干预,可进行全速转换,同时还具有８＋４位高速双通道Ｄ／Ａ输出,８位输入输出数据接口,６４ＫＲＡＭ,其中８ＫＲＡＭ与ＰＣ机共用构成主从工作方式,系统采用子空间旋转不变法（ＥＳＰＲＩＴ）估计频率。文中给出了系统原理及硬件设计框图、高分辨频率估计算法及Ｃ３０机器语言设计思想,最后给出了系统实验结果。     

高速数字信号处理系统的硬,软件接口技术

本文介绍当前数字信号处理（ＤＳＰ）系统较为流行的结构，即以ＩＢＭ－ＰＣ及其兼容机作主ＣＰＵ，以ＴＭＳ３２０Ｃ３０作为从ＣＰＵ构成的宿主式系统，这里Ｃ３０是运算部件，而系统机是控制，管理和开发工具，两者的结合即高效又经济，并具有一定的通用性。     

基于高速DSP的动态视觉处理系统

本文以移动车辆的视觉导航为北景，设计和实现一个用于外部景物识别的高速视觉处理系统，该系统采用了ＴＭＳ３２０Ｃ３０和ＩＮＭＯＳＡ１１０为其核心部分，并采用有效的结构，一方面利用Ｃ３０的强大的整点和浮点数据处理能力，完成视觉处理的高层任务，另一方面利用Ａ１１０的一维和二维数据滤波能力以及相应的后端处理单元功能，通过图像象素的流水作业，快速完成视觉中低层处理。     

单片数字信号处理器的软硬件应用

ＴＭＳ３２０Ｃ２５及ＴＭＳ３２０Ｃ３０系列的数字信号处理器的硬件扩展及软件应用体会     

System reliability for a multi-state manufacturing network with joint buffer stations

This paper studies system reliability for a multi-state manufacturing network with multiple production lines (MSMN-MPL) considering joint buffer station. Joint buffer stations with finite volumes are set into the MSMN-MPL to temporally store blocked outputs from upstream workstations. The usage volume of each joint buffer station is therefore affected by the capacity states of workstations. An adjustment term, defined as the probability that all buffer stations are not blocked, is proposed to analyze volume usage and corresponding probability for joint buffer stations. The system reliability with finite buffer volume is evaluated accurately in terms of the adjustment term. In particular, the relationship between system reliabilities with infinite and finite buffer volumes can be formulated by multiplying the adjustment term. A practical case of footwear manufacturing system is utilized to demonstrate system reliability evaluation with both infinite and finite buffer volumes. The suggested production policy for the case is to produce 144 and 96 products by two production lines because this policy can result a higher reliability. Moreover, experimental results show that the system reliabilities with infinite and finite buffer volume are 87.190% and 83.099%, respectively. This indicates that the assumption of infinite buffer volume overestimates the system reliability in the footwear manufacturing system.     

现场总线控制的史密斯预测器法

详细介绍了一种新型的现场总线控制方法——具有缓冲区的数字式史密斯预测器法。首先，分析了现场总线控制系统的结构并建立了现场总线控制系统的模型。对现场总线控制系统的模型进行必要的处理，使之转化为可应用史密斯预测器的形式。通过在控制器和执行器中设置缓冲区将随机时延转化为最大的固定时延。采用史密斯预测器补偿这个转化后的固定时延。最后，分别对未设置缓冲区、未采用史密斯预测器的系统和设置缓冲区、采用史密斯预测器的系统进行仿真。仿真结果表明，设置缓冲区以及采用史密斯预测器能够有效地解决现场总线控制系统的前向通道和反馈通道中随机时延引起的不良影响。     

立体车库提升系统过卷保护研究

针对在实际工作中提升机过卷事故导致的立体车库提升系统的不安全问题,分析了提升系统的薄弱环节,并对其进行结构优化,提出一种新的轴承座安装方式;为完善立体车库提升机过卷缓冲系统,设计了一种过卷缓冲装置的液压系统,利用AMESim建立了系统仿真模型,分析溢流阀不同开启压力下过卷缓冲装置的性能,确定了溢流阀较理想的开启压力为8 MPa,并得到较理想开启压力下的被提升装置的速度变化曲线和缓冲油缸压力曲线.结果表明,当溢流阀开启压力为8 MPa时,缓冲时间为1.5s,缓冲位移为0.52 m,振动幅度为0.1m,过卷缓冲装置吸收了被提升装置的液压冲击,降低了被提升装置在终点的振动幅度,达到提升系统过卷保护的目的.     

一种用于嵌入式系统的可变长缓冲区设计及其实现

为嵌入式TCP/IP协议栈设计了一种简洁高效的缓存机制,基于裸机实现,实现变长和定长缓冲区管理,提供动态分配和回收,针对数据源和流向提供PBUF_ROM,PBUF_RAM,PBUF_REF,PBUF_POOL四种不同的缓冲区实现,提供了对这些缓冲区的操作,并对性能作了简要分析。     

缓冲区溢出攻击的分析与实时检测

分析了缓冲区溢出的原理和溢出字符串,然后对几种典型的缓冲区溢出实时检测技术进行了阐述,最后提出了一种基于系统调用的缓冲区溢出检测方法。该方法通过劫持系统调用的方式为原有的系统调用函数增加了强制访问控制功能,通过监测非法系统调用的方法来检测和阻止各种获取特权的缓冲区溢出攻击。     

基于电液比例阀的湿式离合器缓冲控制系统设计

介绍了湿式离合器试验台缓冲控制系统的组成及工作原理,采用电液比例控制的方法,通过电液比例驱动电路驱动电液比例减压阀,实现对接合油压的控制.基于TLE7242-2G芯片设计了电液比例驱动电路,实现了PWM方波信号的输出控制.湿式离合器缓冲控制系统应用LabVIEW编写上位机控制软件,生成带有缓冲效果的控制信号,并且通过数据采集实现了闭环控制.通过实验数据验证,电液比例驱动电路输出信号稳定、准确,缓冲控制系统可有效用于湿式离合器缓冲控制.     

Exponential queuing system with negative customers and bunker for ousted customers

Consideration was given to the queuing system with Poisson flows of incoming positive and negative customers. For the positive customers, there is an infinite-capacity buffer. The arriving negative customer knocks out a positive customer queued in the buffer and moves it to an infinite-capacity buffer of ousted customers (bunker). If the buffer is empty, then the negative customer discharges the system without affecting it. After servicing the current customer, the server receives a customer from the buffer or, if the buffer is empty, the bunker. The customers arriving from both the buffer and bunker are distributed exponentially with the same parameter. Relations for calculation of the stationary distributions of the queues in the buffer and bunker were obtained.     

基于缓冲区溢出的木马研究

本文主要分为两个部分：第一部分主要是介绍了目前存在于计算机系统攻击中最普遍的缓冲区漏洞问题,集中阐述了其溢出原理、利用缓冲区溢出进行攻击的原理；第二部分详细介招了利用缓冲区溢出原理进行木马植入攻击的原理以及实现方式。     

Stability analysis of buffer priority scheduling policies using Petri nets

A Petri net approach to determining the conditions for stability of a re-entrant system with buffer priority scheduling policy is described in this paper.The concept of buffer boundedness based on the dynamic behavior of the markings in the system model is emphasized.The method is used to demonstrate the stability of the first buffer first served(FBFS)and the last buffer first served(LBFS)scheduling policies.Finally a sufficient condition for instability of systems with a positive feedback Joop(PFL) is established,and an example is given.     

A Two-Phase BMAP|G|1|N → PH|1|M – 1 System with Blocking

The stationary probability distribution of a two-phase queueing system with a finite or an infinite buffer for the first phase and a finite buffer for the second phase is derived. The input flow of the system is a batch Markov arrival process. Both phases have single-servers. The service time distribution is arbitrary for the first phase and of phase-type for the second phase. If the buffer of the second phase is full at the instant of completion of service at the first phase, the first server is blocked until the buffer is freed.