基于IBL算法的CBR系统中索引与检索机制研究

文章介绍了基于示例学习算法IBL的概况,并对其加以改进,提出了一个新的算法IBL－Cluster。它主要由概念描述形成算法和概念描述修改算法构成。在此基础上建立了应用在基于事例的推理系统CBR中的基于IBL算法的索引与检索机制。实验表明新算法IBL－Cluster在存储空间及测试正确率方面均有改善。     

存储空间约束下物化视图的选择

介绍一种进化算法，通过利用并改进随机排列算法来实现在存储空间约束下物化视图的选择和物化视图维护代价的总和最小。该改进算法能有效地得到一个近似最优解的解决方案。最后介绍了该算法在公安数据仓库设计中的应用。     

基于IBL算法的CRB系统中索引与检索机制研究

文章介绍了基于示例学习算法IBL的概况,并对其加以改进,提出了一个新的算法IBL－Cluster。它主要由概念描述形成算法和概念描述修改算法构成,在此基础上建立了应用在基于事例的推理系统CBR中的基于IBL算法的索引与检索机制。实验表明新算法IBL－Cluster在存储空间及测试正确率方面均有改善。     

PLC源程序编码方法与解释执行算法设计

传统PLC源程序的编译方法,虽然执行速度快,占用资源少,但可移植性差不够灵活;传统PLC源程序的解释方法虽然灵活性好,但执行速度慢且占用存储空间大。为了兼顾存储空间、执行速度和可移植性,给出了一种PLC源程序的编码方法,减少了存储空间,简化了解释执行算法,并在表达式求值算法和传统PLC解释执行算法的基础之上,充分利用逻辑运算的性质,提出了改进的PLC解释执行算法,大大减少了逻辑运算的步数,提高了PLC系统运行的速度。     

基于粗糙集的一种属性值约简算法及其应用

阐述粗糙集理论的基本概念,并且对属性约简和值约简算法进行研究,提出了一种基于粗糙集的属性值约简算法.通过实例介绍该算法的应用.研究表明,该算法不仅能得到最佳的决策规则,而且能够大大降低信息系统所需的存储空间,该算法可以解决各种有关的实际问题.     

一种改进的运动目标跟踪与轨迹记录算法

针对目前运动目标的跟踪与记录方法占用存储空间较大的缺点,提出了一种减少存储空间的记录算法,即先用三帧差分算法和Snake算法相结合检出运动物体的轮廓,再利用Hausdorff算法对提出的轮廓进行匹配,并将匹配后的轮廓和运动轨迹以文本文件存储,大大降低了运动目标轨迹记录存储容量.实际运用表明,改进后的记录存储空间相当于通常视频文件的万分之一.该算法适于长时间记录运动目标轨迹.     

一种基于关联规则Apriori算法的改进研究

介绍Apriori算法的原理和基础,并对制约Apriori算法效率的瓶颈问题提出一种改进策略,针对该算法的两个缺陷,多次扫描事务数据库并产生大量的候选集,提出一种0-1矩阵的改进算法改变由低维频繁项目集到高维频繁项目集的多次连接运算。此改进算法大大减少了访问数据库的次数,提高系统的运行效率,同时还减少大量的候选集的产生,节约存储空间。     

压缩矢量图形的两个算法的比较和分析

文章在介绍矢量图形压缩的意义后,分别介绍了矢量图形压缩的分治算法和线性算法,并对这两个算法进行了分析和比较。在选取适当的控制数据压缩的阈值后,分治算法和线性算法的压缩效果接近,但线性算法所需存储空间比分治算法的少,而且线性算法的时间复杂度从分治算法的O(nlogn)降低到O(n)。     

压缩感知中的信号重构方法分析

压缩感知理论(CS)因高采样速率和巨大的存储空间被广泛应用于认知无线电中.重构算法是压缩感知理论的核心之一,也是目前的研究热点.介绍了压缩感知理论的基本模型和重构算法,在基本的梯度算法(GP)基础上做了改进,提出了巴兹莱一伯文(PBB)算法,并对两种重构算法进行了仿真.仿真结果表明,PBB算法能更好地重构信号.     

一种基于编码关联的快速多模式匹配算法

多模式匹配算法经常使用有限自动状态机来实现多个模式串的并行匹配。针对基于自动状态机的多模式匹配算法在应用于中文编码时存在的存储空间膨胀问题,使用中文字符的拆分编码构造自动状态机,以优化算法自动状态机的存储空间,并利用中文编码的编码关联性,设计了一种基于编码关联跳转的失效跳转表,使用启发式跳跃规则提升匹配算法的时间性能。最后通过实验证明,中文编码环境下,相比于其它使用自动状态机的多模式匹配算法,改良算法拥有更小的空间消耗与更快的运行速度。     

基于DSP的实时目标特征提取算法

成像制导武器系统进行多目标实时跟踪时,必须具备实时目标特征提取能力。实现一种基于TMS320C64x DSP平台的实时目标特征提取算法。针对C64x DSP的增强存储器访问特性,通过多像素信息的同步提取和像素归并方法,对算法进行优化。实验结果表明,优化后算法的执行效率和实时性较高。     

基于低配置DSP内核的指纹识别软件设计

低配置DSP内核指纹识别系统上应用的算法不同于普通的PC运行环境下运行的算法，它需要在算法软件以及和硬件相关软件上采取不同的方法。该文针对低配置DSP内核下运行指纹识别算法要求低内存和低速的特点提出相应的设计方案。其中的增强算法采用了简化的方向场和方向滤波的方法，以及采用局部统计的二值化方法和形态处理的细化算法。细节点提取则采用模板提取和后处理来提高性能。匹配方法则采用二次比对结合平移旋转配准来实现。算法在DSP应用中根据低资源的实际情况。采用基于窗口的处理方法和各种汇编级别的优化，实验结果表明整个算法和软件的设计的效果是不错的。     

基于ADSP的小波图像增强算法实现*

小波图像处理方法一般是用软件实现的,但用软件处理图像实时效果欠佳。介绍了小波图像增强算法,并在ADI公司Blackfin DSP系列产品之一的ADSP21535仿真器上进行实验。结果表明,用这一硬件处理能达到实时图像处理的要求,图像处理质量高。     

类PSO算法对DSP偏移分配问题的优化

用C语言编写DSP软件时,优化设计尤为重要。近年来提出了多种针对DSP代码生成阶段的偏移分配优化算法,这些算法通过调整局部变量在存储器中的布局来提高变量地址的计算效率。该文提出一种将微粒群算法与遗传算法相结合的算法(类PSO算法),对变量访问序列中各变量地址的分配进行优化,使计算地址所需的代码数量最小,从而减少程序的运行时间,提高DSP的工作效率。     

G.729A语音编码算法DSP优化与高速实现

提出了一种将G．729A语音编码算法在TMS320C55xDSP上高效实现的方法，并根据C55x系统结构提供的特性，通过使用双乘加运算、指令并行、循环展开、C55x的专用指令等方法对算法作了高质量的优化，优化实现后的G．729A的运算速度是8．76MCPS，需要15．2kw的程序空间和3．2kw的数据空间，实验结果证明本方法具有运算效率高、代码量少等特点，文中提出的一系列优化方法同样适用于基于C55xDSP等芯片系列其它代码的优化．     

VLIW DSP体系结构及其性能优化的软件方法

影响DSP系统性能的因素主要有DSP处理器的体系结构、存储器系统、外设接口等硬件技术和程序优化等软件技术,其中软件的优化设计在DSP性能优化中起着越来越重要的作用。文章简要介绍了常见DSP系统的体系结构和存储器组织方法,并通过实例说明了对VLIW DSP系统进行软件优化的几种技术。     

Minimizing write operation for multi-dimensional DSP applications via a two-level partition technique with complete memory latency hiding

Most scientific and digital signal processing (DSP) applications are recursive or iterative. The execution of these applications on a chip multiprocessor (CMP) encounters two challenges. First, as most of the digital signal processing applications are both computation intensive and data intensive, an inefficient scheduling scheme may generate huge amount of write operation, cost a lot of time, and consume significant amount of energy. Second, because CPU speed has been increased dramatically compared with memory speed, the slowness of memory hinders the overall system performance. In this paper, we develop a Two-Level Partition (TLP) algorithm that can minimize write operation while achieving full parallelism for multi-dimensional DSP applications running on CMPs which employ scratchpad memory (SPM) as on-chip memory (e.g., the IBM Cell processor). Experiments on DSP benchmarks demonstrate the effectiveness and efficiency of the TLP algorithm, namely, the TLP algorithm can completely hide memory latencies to achieve full parallelism and generate the least amount of write operation to main memory compared with previous approaches. Experimental results show that our proposed algorithm is superior to all known methods, including the list scheduling, rotation scheduling, Partition Scheduling with Prefetching (PSP), and Iterational Retiming with Partitioning (IRP) algorithms. Furthermore, the TLP scheduling algorithm can reduce write operation to main memory by 45.35% and reduce the schedule length by 23.7% on average compared with the IRP scheduling algorithm, the best known algorithm.     

Minimizing accumulative memory load cost on multi-core DSPs with multi-level memory

In multi-core Digital Signal Processing (DSP) Systems, the processor-memory gap remains the primary obstacle in improving system performance. This paper addresses this bottleneck by combining task scheduling and memory accesses so that the system architecture and memory modules of a multi-core DSP can be utilized as efficiently as possible. To improve the system and memory utilization, the key is to take advantage of locality as much as possible and integrate it into task scheduling. Two algorithms are proposed to optimize memory accesses while scheduling tasks with timing and resource constraints. The first one uses Integer Linear Programming (ILP) to produce a schedule with the most efficient memory access sequence while satisfying the constraints. The second one is a heuristic algorithm which can produce a near optimal schedule with polynomial running time. The experimental results show that the memory access cost can be reduced up to 60% while the schedule length is also shortened.     

基于DSP和单片机的双CPU数据处理系统

基于现实中很多嵌入式系统要求处理器实时处理数据或者实现复杂算法的同时还要能完成各种控制任务,提出了一种基于TMS320VC5402DSP和AT89C51单片机构建的双CPU数据处理系统的设计方案,充分发挥出DSP的数据处理能力和单片机的外围接口控制能力。文中详细介绍了该系统中DSP存储器的配置以及DSP与单片机通信接口的设计,给出了软硬件的实现方法。系统还设计了液晶显示模块和键盘模块作为人机交互接口,给出了硬件接口原理图,对软件编程的实现也做了探讨。目前该方案正实施于一个舰载智能接口箱的开发项目。     

基于DSP+FPGA的遗传算法硬件实现

本文针对软件实现遗传算法速度慢的缺点，提出了一种在DSP和FPGA系统中的用硬件实现遗传算法的方法，并利用组合优化学中的旅行商问题对算法的实现进行效果验证。实际效果显示，这种硬件实现方法，不仅结构简单，而且大大提高了算法的运算速度．为算法在实时、高速场合的应用打下基础。