一种嵌入式实时系统软件能耗建模与分析的方法

随着嵌入式实时系统低能耗研究的不断深入,软件能耗已经成为影响系统的主要因素,并朝着定量分析方向发展.针对嵌入式实时系统缺乏有效的软件能耗建模与分析的方法,提出一种基于进程代数的嵌入式实时系统软件能耗建模与分析的方法.通过在时间通信顺序进程上扩展价格信息得到价格时间通信顺序进程,将嵌入式实时系统指令的功耗映射成价格时间通信顺序进程的价格,利用价格时间通信顺序进程对嵌入式实时系统软件能耗建模并进行量化分析,提出的最优路径算法可以对建模结果进行指令功耗可满足性检查,并计算当前最低能耗可达路径.该方法可以从很大程度上提高嵌入式实时系统软件能耗计算和分析的准确性,计算结果有助于嵌入式实时系统软件能耗的量化分析和优化设计.     

基于path RTL的弱硬实时系统

弱硬实时系统是实时系统中的一个重要研究领域.经典弱硬实时系统以任务流中任务满足或错过的个数来约束系统性能,存在着无法准确表达系统实时特性的不足,以及弱硬实时的可靠性无法证明的缺陷.通过提出弹性截止期的概念,定义基于path RTL的弱硬实时系统,有效解决了经典弱硬实时系统可靠性无法证明的难题;实现了弱硬实时系统的约束由时间特性来表达的目标;对于新兴出现的弱硬实时应用提供了完整的解决方案;同时也对经典弱硬实时系统提出了规约算法,以充分利用经典弱硬实时系统在约束规范、调度算法等方面已有研究成果.通过比较,path RTL弱硬实时系统在系统完整性、系统可靠性和应用领域等方面,比经典弱硬实时系统具有优势.     

一种弱硬实时约束规范

当弱硬实时系统约束规范中μ-patterns首个字符为0时,弱硬实时约束规范 就失去作用。针对该问题,通过改变截止期满足率的计算方法,提出一个弱硬实时约束规范 ,在保持 优点的同时,扩大了其使用范围,并通过偏序证明来保证其优良 性能。     

面向数控系统的三级调度模型研究

针对硬实时系统中多种类型任务并存的特点,提出一种三级实时调度模型--TLRtS(three-level real-time scheduling).该模型将整个系统空间划分为硬实时、软实时和非实时空间,分别用来处理硬实时、软实时和非实时任务.TLRtS模型不仅可以动态加载多种实时调度算法,还可以集成相应的资源访问控制协议,解决了任务之间存在资源竞争的问题.实验结果表明,此方法既保证了所有硬实时任务严格按照其时间约束在截止期前完成,又尽可能地提高了软实时和非实时任务的服务质量.     

一种弱硬实时约束规范(-m,P1)

当弱硬实时系统约束规范中μ-patterns首个字符为0时,弱硬实时约束规范(-m,P)就失去作用.针对该问题,通过改变截止期满足率的计算方法,提出一个弱硬实时约束规范(-m,P1),在保持(-m,p)优点的同时,扩大了其使用范围,并通过偏序证明来保证其优良性能.     

实时人工智能的研究

1 引言随着实时技术的发展,实时系统对制造、控制、运输、太空、机器人和军事系统起着越来越关键性的作用。实时系统是工作在时间约束下的系统,它与一般的计算机系统有本质的区别。实时系统不但要保证计算结果的逻辑正确性,而且必需在截止期内完成任务。在硬实时系统中,如果实时任务没有在规定的截止期内     

结合指令预取和缓存划分的多核缓存WCEC优化

对于能量供应有限制的硬实时多核系统,最差情况下的能量消耗WCEC（Worst-Case Energy Consumption）是一个非常关键的问题。随着芯片工艺的发展,顺序指令预取技术可以减少缓存WCEC。为了提高指令预取的最差情况下的节能效率,提出结合指令预取和共享缓存划分的硬实时多核系统缓存WCEC优化方法。该方法通过线性规划方程ILP（Integer-Linear Programing）为每个核分配L2缓存划分因子和调整每个硬实时子任务的指令预取度,在保证硬实时系统满足时间截止期的情况下,最小化其缓存WCEC。对DEBIE系统进行实例分析,实验结果表明优化方法是有效的,在保证系统满足时间截止期的情况下,优化后的缓存WCEC比没有指令预取优化的缓存WCET平均减少了22.5%。     

基于进程代数规约生成软件体系结构模型的方法

需求规约到软件体系结构(SA)模型的转换是软件工程领域的一个研究热点,UML-RT广泛用于实时系统软件体系结构建模,然而基于自然语言规约建立的UML-RT模型往往是不精确的,存在二义性,为了解决这一问题,需要赋予UML-RT模型形式化语义.进程代数是一种用来解决并发系统通信问题的形式化方法,具有精确的语法和语义,并且便于机器自动检验与验证.TCSP是进程代数CSP的实时扩展,适合于规约实时系统带有时间约束的行为.提出一种基于进程代数规约生成SA模型的方法.首先建立了自然语言规约到SA模型的转换框架;然后使用时间通信顺序进程(TCSP)描述实时系统需求规约,通过建立TCSP到UML-RT的转换机制,从而实现进程代数规约到SA模型的转换;最后通过一个实例来验证该方法在实时软件建模过程中的有效性.实验分析表明通过该方法建立的UML-RT模型能够从整体上提高实时系统SA设计的可信性.     

一种基于Ethernet的硬实时通信协议

分布式硬实时系统应用日益增长,网络处理硬实时消息的能力变得更加重要,Ｅｔｈｅｒｎｅｔ是一种非确定性网络,提出一种基于Ｅｔｈｅｒｎｅｔ的通信协议ＲＴＣＣ,能够向分布硬实时系统提供硬实时性能保障,而Ｅｔｈｅｒｎｅｔ硬件不需做任何修改,ＲＴＣＣ采用命令／响应多路传输和总线表方式来调度底层通信介质,很好地解决了实时通信面临的两个问题：访问仲裁过程和传输控制过程,测试结果分析表明ＲＴＣＣ具有良好的实时性能。     

增强Linux内核实时任务调度性能的研究

分析基本Linux内核的调度策略,指出其应用于实时系统时存在的不足,提出了一种增强Linux内核调度性能的实时任务调度策略和调度算法。结合任务的关键性、截止期和执行时间三要素,该调度策略通过三运行队列代替原Linux内核的单运行队列,分别对应系统的硬实时、软实时和非实时任务,保证了硬实时任务的实时性;不同于简单的FIFO调度算法,该调度算法根据任务的最小松弛时间和重要性来确定其在当前运行队列中的优先级,仿真结果表明此算法提高了实时调度性能。     

基于MPI的电网仿真实时并行计算平台

在电力系统动态电磁暂态仿真的并行计算中,存在超实时和硬实时的问题。为此,提出一种基于MPI的实时并行计算平台。引入硬实时操作系统RTLinux,采用实时内核和PSDD编程模式对仿真并行计算程序、MPICH并行环境和GM软件等进行重构,以获得硬实时特性。测试结果证明,该平台的平均时间性能提高约10%,时间的最大抖动幅度降低50%~80%,并减少了时间的抖动频率。     

基于时间STM的软件形式化建模与验证方法

状态迁移矩阵(state transition matrix,简称STM)是一种基于表结构的状态机建模方法,前端为表格形式,后端则具有严格的形式化定义,用于建模软件系统行为.但目前STM不具有时间语义,这极大地限制了该方法在实时嵌入式软件建模方面的应用.针对这一问题,提出了一种基于时间STM(time STM,简称TSTM)的形式化建模方法,通过为STM各单元格增加时间语义和约束,使其适用于实时软件行为刻画.此外,针对TSTM给出了一种基于界限模型检测(bounded model checking,简称BMC)技术的时间计算树逻辑(time computation tree logic,简称TCTL)模型检测方法,以验证TSTM时间及逻辑属性.最后,通过对某型号列控制软件进行TSTM建模与验证,证明了上述方法的有效性.     

基于硬件多线程网络处理器功耗可控无线局域网MAC协议实现

针对在如何在提高网络吞吐率并满足实时性需求的同时消耗更少的功耗的问题,以硬件多线程网络处理为平台,以IEEE 802.11MAC层协议为例,通过对MAC层数据流的模式、数据流上的操作行为以及时间约束进行建模并测试分析,提出一种多线程化网络协议的软件实现方法;配合动态功耗可控的多线程网络处理器能够根据流量和实时性自适应地调整系统的性能。实验结果证明,异构多线程结构程序在实时性任务时五个软件线程需四个硬件线程支持,而无实时性任务只需两个硬件线程支持。提出的多线程MAC层协议编程模型能够达到根据网络负载特征动态控制处理器性能的目的。     

一种基于形式化规约生成软件体系结构模型的方法

使用LOTOS描述实时系统需求规约,通过建立LOTOS规约到UML-RT模型的模型转换,提出一种基于形式化规约生成软件体系结构模型的方法。最后,通过一个实例来说明如何将该方法应用于实时软件建模。利用这种方法建立的UML-RT模型,能够从整体上提高实时系统软件体系结构设计的可信性。     

基于构件的嵌入式实时软件建模与分析

嵌入式实时软件具有严格的时间要求,任何时间错误都可能造成重大的经济损失甚至导致灾难性的后果。因此,在软件开发早期,对其时间需求进行形式化的分析和验证是非常重要的。本文提出一种基于构件的嵌入式实时软件建模与分析方法,该方法不仅可以检测出需求模型中的时间冲突,有助于保证嵌入式实时软件时间约束的正确性,而且也也使得分析结果具有可复用、可扩展的优点。     

基于WCET分析的实时系统轨迹获取技术

时序约束是判断实时系统运行是否正确的重要规约.为了减小测试时由于对系统进行插装而产生的对实时系统行为的影响,提出了一种混合式监控方法.它对系统的时间干扰比纯软件方式小,并支持对系统的完全测试.此外,还提出一种基于WCET(worst-case execution time)分析技术的目标系统时间补偿方法,在精确地计算插入断言对目标系统的时间影响基础上,给出时间补偿.     

面向科学计算的业务流程建模技术研究

分析面向科学计算的业务流程的特点和需求,提出一种适用于科学计算的领域元模型及其智能流程建模语言(SPML),给出领域元模型的形式化描述以及SPML到业务流程执行语言的转换算法。在此基础上,设计并实现一种基于SPML的业务流程建模系统。分析结果表明,该系统既能帮助用户进行业务流程分析和抽象建模,又能生成可执行文件和部署文件,完成流程的自动化部署。     

基于软件容错的动态实时调度算法

在硬实时系统中，由于任务超时完成将会导致灾难性后果，因而硬实时系统具有严格的时间及可靠性限制条件．目前实时容错调度算法大多针对硬件的容错，很少考虑软件运行的故障．提出了一种类似EDF的软件容错的动态实时调度算法PKSA(Probng-step Algorithm)，本算法在任务执行过程中，通过若干试探性检测步骤，提高了任务可执行性的预测，尽可能地避免了任务早期的失败对后续任务的影响，因此提高了任务的完成率，并同时有效地减少了浪费的CPU时间片．通过实验测试．同目前所知的同类算法相比，具有更佳的调度性能-调度成本比.     

程序执行时间的静态预估与可视化分析方法

软件时间性能分析与评估技术是实时软件开发中的一个重要课题.提出了一种基于控制流程图的程序执行时间的可视化分析框架,研究了中间代码段与源程序中语句的对应关系的自动分析、源程序语句行的CPU周期数的提取和计算方法、基于控制流程图的点到点最大时间分析算法和CPU周期的绝对时间估计方法.设计并实现了一个实用的基于控制流程图的程序执行时间静态分析与评估工具.最后,对研究工作进行了相关比较和总结.     

Feedback EDF Scheduling of Real-Time Tasks Exploiting Dynamic Voltage Scaling

Many embedded systems are constrained by limits on power consumption, which are reflected in the design and implementation for conserving their energy utilization. Dynamic voltage scaling (DVS) has become a promising method for embedded systems to exploit multiple voltage and frequency levels and to prolong their battery life. However, pure DVS techniques do not perform well for systems with dynamic workloads where the job execution times vary significantly. In this paper, we present a novel approach combining feedback control with DVS schemes targeting hard real-time systems with dynamic workloads. Our method relies strictly on operating system support by integrating a DVS scheduler and a feedback controller within the earliest-deadline-first (EDF) scheduling algorithm. Each task is divided into two portions. The objective within the first portion is to exploit frequency scaling for the average execution time. Static and dynamic slack is accumulated for each task with slack-passing and preemption handling schemes. The objective within the second portion is to meet the hard real-time deadline requirements up to the worst-case execution time following a last-chance approach. Feedback control techniques make the system capable of selecting the right frequency and voltage settings for the first portion, as well as guaranteeing hard real-time requirements for the overall task. A feedback control model is given to describe our feedback DVS scheduler, which is used to analyze the system's stability. Simulation experiments demonstrate the ability of our algorithm to save up to 29% more energy than previous work for task sets with different dynamic workload characteristics. This work was supported in part by NSF grants CCR-0208581, CCR-0310860 and CCR-0312695. Preliminary versions of parts of this work appeared in the ACM SIGPLAN Joint Conference Languages, Compilers, and Tools for Embedded Systems (LCTES'02) and Software and Compilers for Embedded Systems (SCOPES'02) (Dudani et al., 2002), in the Workshop on Compilers and Operating Systems for Low Power 2002 (Zhu and Mueller, 2002) and in the IEEE Real-Time Embedded Technology and Applications Symposium 2004 (Zhu and Mueller, 2004a).