温度感知的Linux多核调度算法研究

多核处理器温度升高会影响芯片的稳定性和性能的发挥,硬件层面的DTM(Dynamic Thermal Management)方法以牺牲处理器性能为代价来降低功耗,提出了在一种软件层面的温度感知调度算法,它可以在线实时获取处理器性能计数器的值并计算各个执行核温度,根据各执行核的温度状况在各个核上合理分配进程,给出了温度感知的启发式方法。基于ATMI温度仿真器的仿真表明,温度感知调度算法较无温度感知的算法可以创建更均匀的功率密度图,且带MST启发式方法的温度感知调度算法能明显减少进程的迁移次数。     

Asynchronous migration for parallel genetic programming on a computer cluster with multi-core processors

An island model is a typical implementation of genetic programming on parallel computers with distributed memory. The island model has a migration facility that sends/receives some individuals in an island to/from another island to maintain diversity. The island model requires synchronization to migrate same-generation individuals between islands, and this synchronization causes an increase in computation time. This article proposes a new parallel genetic programming implementation based on the island model with asynchronous migration. Most recent computers are equipped with one or more multi-core processors, and are suitable for multi-threading. Therefore we employ a communication thread for migration between islands. The communication thread on a processor communicates with the communication thread on another processor to migrate individuals at appropriate intervals. Since the migration and other genetic operations can be independently processed on each core, and since we allow the exchange of individuals of different generations, no synchronization is needed in our implementation. In addition, a fitness calculation is also executed in parallel by the remaining cores. Experimental results show that the proposed method can reduce the computation time to about 17% in serial GP by using 40 threads.     

热安全约束下异构多核系统动态映射方法

异构多核平台通过集成不同类型的处理核来为系统设计提供灵活性,从而使应用程序可以根据自身需求动态地选择不同类型的处理核来进行处理,实现应用程序的高效运行。随着半导体技术的发展,单芯片上集成的核心数量随之增加,使得现代多核处理器具有更高的功率密度,而这会导致芯片温度的升高,最终会对系统性能造成一定的负面影响。为了充分发挥出异构多核处理系统的性能优势,提出一种在满足温度安全功率的前提下,以最大化系统性能为目标的动态映射方法。该方法考虑异构多核系统的两种异构指标来确定映射方案：第一种异构指标是核心类型,不同类型的处理核具有不同的特征,因而它们适用于处理不同的应用程序;第二种异构指标是热感受性,芯片上不同的处理核位置具有不同的热感受性,越是中心位置的处理核受到的来自于其他处理核的热传递越多,因而温度也就越高。为此,提出一种基于神经网络性能预测器来对线程与处理核类型进行匹配,并利用热安全功率（TSP）模型将经过匹配后的线程映射到芯片上的具体位置。实验结果表明,所提出的方法与常见的轮询调度（RRS）相比,能在保证热安全约束的前提下将平均每个时钟周期内程序所执行的指令数,即指令/周期（IPC）提高53%左右。     

信号实时采集系统的最佳并行线程数的研究

为解决多核环境下,信号采集系统的数据处理实时性问题,提高波形数据采集和数据显示速度,提出使用裸线程构建数据采集模块和数据处理模块的最佳线程分配数量的最优线程分配算法,其目的在于合理分配线程给各个模块,达到系统的最佳性能。该算法基于生产者-消费者模式、操作系统多线程时间片轮转调度策略,根据各模块的工作量酌情调节线程比例,使应用程序达到最高加速比。实验表明,在双核环境下,该最佳线程数算法计算出最佳线程组合,使采集波形数据和数据显示合理并行化,相对于其他的线程组合分配方式完成程序花费的时间更少,提高了系统加速比、运算性能以及实时性。通过最优线程分配算法,提供了最优的线程数量分配方案,提高并行程序执行效率,减少了不必要的线程开销,提高了波形信号采集实时性。     

具有温度感知特性的实时调度研究

处理器温度的上升严重危害着处理器的性能。DTM（Dynamic Thermal Management）是一种硬件层面的热管理机制,它会带来一定的性能损失。提出了一种操作系统层面的针对实时任务的动态热管理机制——LTEDF（Low Thermal Early Deadline First）。LTEDF通过在线实时获取性能计数器的值,计算处理器当前温度来动态调度队列中的线程,提出了MST（Maximum Scheduling Threshold）启发式方法。基于HotSpot温度模型对算法进行了仿真实验,结果显示,该算法不仅可以满足任务的时间限制而且可以满足温度限制,并且较传统的EDF（Early Deadline First）LTEDF算法可以创建更加统一的功率密度图,MST启发式算法可以明显减少线程迁移带来的开销。     

一种基于异构多核DSP的IEEE 802.11a接收端基带处理的研究和实现*

现有基于异构多核DSP的IEEE 802.11a接收端实现方法中DSP核空闲等待时间较长,不能充分体现多核DSP的高性能计算能力。结合多核DSP的特点,通过核内细粒度流水和核间粗粒度流水的方法,来提高多核DSP的执行效率,并在目标异构多核DSP上实现完整的IEEE 802.11a接收端基带处理。实验结果表明,该方法不仅能满足系统吞吐量和实时性,与类似工作相比还能保证较高的DSP核平均利用率。     

发动机ECU标定系统的实时数据处理设计与应用

发动机ECU标定系统需要标定人员根据实时工况数据来即时调整ECU的控制策略。即时显示发动机运行状态,同时存储实时数据对于标定工作意义重大。提出一种发动机ECU标定系统结构实现方法,实现工况数据的实时采集与标定数据的在线标定。设计一种改进的行程编码算法对数据进行无损压缩,便于数据的传输、存储、查询;利用数据缓存队列、优化线程调度策略,将任务分配到不同处理器上运行,保证系统的实时响应与数据处理效率。在发动机ECU标定系统的应用中表明该方法满足了标定系统对实时性、准确性、高效性的要求。     

基于异构感知静态调度与动态迁移的异构多核调度机制

异构多核处理器体系结构可以有效减少功效开销,是处理器发展的趋势,负载不平衡问题会造成处理器执行的不稳定。提出一种基于异构感知的静态调度和动态线程迁移相结合的异构多核调度机制,解决了不同核之间的负载平衡问题,提高了吞吐量。仿真实验通过将此调度机制与静态调度策略（SS）比较,表明该机制提高了异构多核处理器的性能并保证了执行过程的稳定性。     

嵌入式应用中的循环级线程推测并行性分析

如何有效利用多核提供的丰富晶体管资源对串行程序的执行进行加速是当前研究中的热点问题。线程级推测（thread-level speculation,TLS）技术旨在充分利用多核资源,最大化地开发出串行代码中存在的潜在并行性。目前TLS技术已经在多种串行应用的并行化工作中得到有效利用,但嵌入式应用程序仍未在推测并行化方面进行有效的分析。因此,选取了八个具有代表性的嵌入式应用,对其在循环级推测并行化中的性能提升潜力和运行时特征（数据依赖、线程粒度和并行覆盖率）进行探讨。实验结果表明,利用线程级推测并行化嵌入式应用的加速效果优于指令级并行技术,实验中的最大加速比达到了13.29;在嵌入式应用领域,该技术可以有效地利用4到8核的计算资源。     

一种异构多核处理器嵌入式实时操作系统构架设计

由于异构多核处理器和多处理器系统及同构多核处理器的构架存在很大差别,应用于多处理器系统的分布式结构以及应用于同构多核系统的主从式结构操作系统不能解决异构多核处理器的实时调度和效率问题。对异构多核处理器的特点及发展趋势进行了研究,提出了一种适用异构多核处理器的多主模式实时操作系统构架。这种构架将通信总线中的多主模式引入多核操作系统构架中,采用对称式结构及组件模式设计操作系统模型,使多核处理器中每个内核都可以作为主核实现对资源、任务的实时管理,提高系统性能,同时可以解决主从式操作系统存在的由于处理器核增多而带来的主内核不能满足系统性能要求的瓶颈问题。通过这种单一构架模型可以进行灵活配置,以适应不同结构及功能要求的处理器内核,降低操作系统开发难度。     

Improving Adaptability and Per-Core Performance of Many-Core Processors Through Reconfiguration

Increasing the number of cores in a multi-core processor can only be achieved by reducing the resources available in each core, and hence sacrificing the per-core performance. Furthermore, having a large number of homogeneous cores may not be effective for all the applications. For instance, threads with high instruction level parallelism will under-perform considerably in the resource-constrained cores. In this paper, we propose a core architecture that can be adapted to improve a single thread’s performance or to execute multiple threads. In particular, we integrate Reconfigurable Hardware Unit (RHU) in the resource-constrained cores of a many-core processor. The RHU can be reconfigured to execute the frequently encountered instructions from a thread in order to increase the core’s overall execution bandwidth, thus improving its performance. On the other hand, if the core’s resources are sufficient for a thread, then the RHU can be configured to executed instructions from a different thread to increase the thread level parallelism. The RHU has low area overhead, and hence has minimal impact on scalability of the number of cores. To further limit the area overhead of this mechanism, generation of the reconfiguration bits for the RHUs of multiple cores is delegated to a single core. In this paper, we present the results for using the RHU to improve a single thread’s performance. Our experiments show that the proposed architecture improves the per-core performance by an average of about 23% across a wide range of applications.     

Real-time brain extraction method from cerebral MRI volume based on graphic processing units

In this paper, we proposed a method for accelerating brain extraction computations from cerebral MRI volume using compute unified device architecture (CUDA) based on multi-core graphic processing units (GPU). This algorithm is based on the well-known brain extraction method—Brain Extraction Tool (BET). In order to significantly reduce the computational time for real-time processing, the algorithm was performed in a parallel way by assigning one thread in GPU to calculate the new position of one vertex on the brain surface and all the vertices on the brain surface on one slice are processed in the same thread block, thus all the positions of the vertices on the brain’s surface can be updated in the same time. Experiments showed the computational time of this parallel method was less than one second and much less than that of normal BET. A slice-by-slice way was also used to improve the accuracy of our algorithm, and both the result and consuming time are desirable.     

基于混合粒子群优化的CMP线程调度方法

为提高片上多核处理器(CMP)架构中线程调度的执行效率,发挥CMP的并行性能,提出一种基于混合粒子群优化算法的线程调度方法.根据设计的线程调度模型,利用有向无环图表述线程及线程间的相互依赖关系,并采用改进的混合粒子群算法对其进行合理调度.实验结果表明,该方法的执行效率优于现有的遗传算法,能有效地降低任务的执行时间,充分发挥多核架构的优势.     

A thermal-aware scheduling for multicore architectures

With the advance of technology, the power density (temperature) increases rapidly to threaten system performance, reliability, and even system safety. Development of a thermal management method to reduce thermal hotspots and distribute the temperature uniformly has become an important issue. Therefore, dynamic thermal management (DTM) has emerged as an effective technique to remedy these issues above. In this paper, we propose a proactive thermal management scheme on the Criticore platform developed by our team to avoid suffering high temperature of the system. The proposed approach can schedule threads to prevent the system from overheating with the aid of the thermal sensors and the Power Management Circuit (PMC) designed in the Criticore. Furthermore, a novel thread migration is also presented to increase the reliability of the system.     

线程切换开销分析工具的设计与实现

在多片多核计算机系统中,线程切换的间接开销受到体系结构、负载模式和调度策略的影响,为了获得更为稳定的测试结果,在分析Lmbench测试程序框架和进程切换测试原理的基础上,针对多片多核处理机系统中的线程测试需求,通过集成多种负载模式和调度策略,设计和实现了新的线程切换延时测试程序LTC,为多核系统下的线程切换延时测试与分析提供了有效手段。     

一种基于X86架构的多核绑定技术

针对如何利用高性能多核化设备,提高网络安全产品的处理能力,设计和实现了一种基于x86架构的Llinux平台多核绑定技术。该技术首先建立DMA缓冲队列映射,减少网卡访问次数,采用SIMD多核思想设计和实现了虚拟数据桶,并对进入数据桶的数据实施负载均衡;将Netfilter主函数多线程化,并采用内核线程绑定技术将多线程绑定到指定核.实验结果表明,DMA缓冲队列映射可以提高网络设备的I/O吞吐量,虚拟数据桶减少了数据包二次拷贝的开销,节省内核态内存,多核绑定技术提高网络安全设备多核利用率和数据包处理能力。     

Windows操作系统多核CPU内核线程管理方法

Windows是采用CPU时间片轮转多任务分配机制的非实时操作系统,无法满足实时性要求比较高的任务需要。而随着CPU技术的快速发展,当前市场上双核甚至多核CPU已成为主流,这使得在Windows平台上用多核CPU的某些核独立执行任务,从而有效地提高软件的实时性成为可能。本文介绍一种在Windows内核模式下编写Windows驱动程序,有效分配多核CPU资源从而提高软件实时性的方法。     

多核并行技术在分子动力学模拟中的应用

为了充分利用多核处理器资源,研究了一种用于分子动力学模拟中的多核并行技术。在多核处理器上利用OpenMP技术实现多线程创建与同步、动态设置子线程的调度运行方式以及负载均衡以减少子线程执行等待时间。通过对不同分子体系结构下的动力学模型测试,得出在不同子线程下并行计算的时间,并且得到了良好的性能加速比。实验结果表明,采用OpenMP并行技术可有效地提高电荷求解过程在分子动力学模拟运算中的时间效率,以及多核计算机资源的利用率。     

基于多核实时操作系统的配置工具设计

多核实时操作系统相对于单核操作系统功能更多,使用也更为复杂。针对多核操作系统的配置、裁剪、移植带来不便的问题,提出一种多核实时操作系统的应用配置工具,该工具可以提高基于多核实时操作系统的应用开发效率,大幅降低出错率。首先,针对重庆邮电大学自主研发的多核控制操作系统(CMOS),对配置工具进行层次模块化设计,并根据CMOS需求设计一种可视化配置工具,完成界面生成引擎与代码自动生成;其次,为保证配置的逻辑正确性,提出了配置关联性检测。实验表明,多核操作系统配置工具的代码生成时间短、错误率低,适用于操作系统CMOS,从而验证了该配置工具的可行性;与开发人员自主查错方式相比,关联性检测提高了查错速率,能快速定位错误代码位置,保证配置文件生成的正确性,因此该配置工具可以有效促进CMOS多核操作系统的应用。     

基于BMP架构的多核差异化运行技术研究

随着高速网络及多核处理器技术的快速发展,业务应用的复杂度也在日益增加。为了保证复杂业务的吞吐量及实时性,基于BMP架构提出了多核环境下操作系统任务差异化运行方案,将多核处理器分为数据面与控制面,数据面核的处理能力提供给高性能要求的循环任务使用,控制面核的任务处理不影响数据面核的性能。方案在Linux内核上进行了改造实现,实验结果表明,可有效提升复杂业务实时响应及业务吞吐能力。