嵌入式多核平台调试技术

多核处理器因其处理能力和功耗的潜在优势,逐渐应用于嵌入式系统中．而多核体系的并行程序调试难度将直接影响到产品的释放周期,其调试过程的复杂度将随着片上核数的增加而呈指数上升．本文针对多核平台中常见的异常问题,通过分析MIPS架构的软硬件平台工作原理,介绍了一种嵌入式多核系统的调试方法,实现对简单程序的跟踪分析,方便了多核系统的调试．     

面向多核片上Trace数据流合成的队列调度算法设计及实现

多核片上Trace数据流包含各处理器核中用于调试的实时运行信息,经由专用数据通路和输出管脚传输.用于多Trace数据流合成的队列调度算法是影响片上Trace系统性能的关键技术之一.针对Trace数据流合成的特点,提出一种基于服务请求门限和最小服务粒度双重约束的懒惰队列调度算法.该算法通过设置各队列的服务请求门限控制队长分布,通过设置最小服务粒度和懒惰服务切换减少队列切换开销.提出基于溢出的缓冲利用率指标,用于评价调度算法设置队列优先级的实际效果.实验结果表明,能够按设置的队列优先级充分利用缓冲容量,有效降低各缓冲队列的溢出.用Verilog硬件设计语言实现了该算法并进行逻辑综合.同某主流算法比较,面积增加2015μm2,平均溢出率降低30%.     

基于总线访问的片上调试方法研究

支持片上在线调试是嵌入式SoC设计目标之一;现有的片上调试系统多基于扫描链技术,SoC系统的功能设计和调试设计必须同步,这种紧耦合的设计方法移植性差、通用性弱,与SoC系统IP复用的理念不符;基于此,提出了一种基于片上标准总线的SoC在线调试方法,该方法引入调试主设备的概念,复用片上总线传输实时调试数据,实现了对SOC外围IP的在线调试,同时通过引入调试支持单元和调试处理模块实现了对处理器主设备的总线访问调试;该方法适用于以标准总线结构互联的SOC系统,具有适用性广、调试功能丰富、调试接口多样、调试效率高等优点;该方法在以SPARC处理器为处理核心、AMBA总线为互联的SoC系统中进行了实现和在线调试验证,实验表明满足SoC的调试需求。     

基于多核DSP的实时信号处理平台设计

高速实时信号处理是宽带数字信道化侦察接收机的主要特点之一,其性能决定着侦察接收机的整体指标。为满足宽带侦察接收机对密集雷达信号实时处理的需求,设计一种基于FPGA和多片多核DSP的并行实时信号处理平台,芯片之间通过高速串行总线互联,使用FPGA对多核DSP进行调度。本文从硬件系统架构、电源供给、时钟同步、芯片互联等方面论述了信号处理平台硬件实现方法,结合实际应用对该处理平台的性能进行了测试验证,达到了预期的设计目标。     

一种Trace驱动的多核SMP集群并行性能模拟方法

基于新型多核SMP集群的层次化性能模型,本文在BigSim并行性能模拟器基础上实现了一个Trace驱动的多核SMP集群并行性能模拟器Sim-MSC。在一个InfiniBand多核SMP集群的宿主机平台上采用jacobi3D程序进行了测试,结果表明Sim-MSC能够模拟MPI消息传递并行应用程序在多核SMP集群上的执行特征,精确预测系统和应用性能。     

面向WCET分析的实时多核体系结构研究

随着工艺技术的发展以及嵌入式实时应用范围的不断扩大和需求的不断提升,多核处理器必将凭其高性能和低功耗特性应用到嵌入式实时领域中。但是,多核处理器体系结构很难甚至无法满足实时系统的实时限制和对WCET的可预测性要求。从多核中的共享资源入手,分析多核中的片上共享资源（共享Cache、片上互连）和片外共享资源（片外存储）对WCET分析的影响,探讨了各种干扰下的WCET分析方法。介绍了两种多核WCET分析模型：多核静态WCET分析模型和多核混合WCET分析模型;同时,针对嵌入式实时应用提出了多核设计原则。     

同构与异构片上多核系统的演进过程

系统级芯片是高端电子系统的核心,而片上多核系统是近年来系统级芯片的主要实现形式。近十年来,片上多核系统一直是数字集成电路领域的热点,经过众多研究者的不断努力诞生了大量很有意义的研究成果。但由于片上多核系统的研究者背景和应用领域不同导致发展演进过程较为复杂而难以理解。为减少这一问题的影响,总结了片上多核系统的演进历史与现状,并对片上多核系统未来的发展提出了一些看法。     

片上Trace辅助的嵌入式多核程序分析与调优

YHFT-QDSP是一款多核处理器,TraceDo是其实时片上追踪调试系统。本文首先将串行二维快速傅立叶变换算法(2D-FFT)并行化,映射于该多核处理器;并基于可视化的TraceDo系统,从多核程序同步及核间数据传输两个方面深入分析了并行2D-FFT程序行为;而后提出并实现了两种性能优化(调优)方案。实例研究表明,TraceDo系统可有效地提高嵌入式多核程序的开发效率。     

基于JTAG的高效调试系统设计与实现

为了给自研处理器芯片提供一种高效方便的调试方法，提出了一种基于JTAG的片内调试系统设计方法。该调试系统在遵循JTAG标准协议的基础上，简化片内调试硬件模式设计，以较少的硬件开销和精简高效的专用调试指令设计，不仅实现了调试中断、指令/数据断点设置、单步执行及寄存器/存储器数据读写等基本调试功能，还支持现场保护与恢复、Trace Buffer、指令插入执行等高级调试功能。经实际芯片测试证明，该调试系统具有兼容JTAG协议、功能全面、灵活高效、结构简单、便于操作等特点。     

一种多核SoC的复位管理系统设计

设计了一种适用于多核SoC系统的低功耗上电复位电路,并根据冷复位、暖复位、看门狗复位、软件复位等复位源的类型设计了一种多核SoC系统的复位管理电路。复位管理电路提供了多核SoC系统处理器、片上总线及片上各个 IP模块的复位信号,并都进行了相应的异步复位、同步释放处理。结果表明,设计的多核 SoC系统的复位管理电路能够正确控制SoC芯片复位及复位释放后的多核SoC系统正常运行。     

多核处理器硅后调试技术研究最新进展

针对多核处理器硅后调试技术进行综述和分析.首先,介绍了多核处理器硅后调试技术面临的困难,特别是非确定性错误带来的新挑战;然后,概括介绍了国内外多核处理器硅后调试研究的最新进展,并分析了已有方法存在的问题;最后,对多核处理器硅后调试研究热点和趋势进行了分析,并指出该领域未来可能的研究方向.     

一种面向多核处理器的通用可调试性架构

硅后调试对于当代集成电路设计变得日益重要,用于辅助硅后调试的可调式性设计(DFD)应运而生.由于多核处理器往往包含多种不同类型的部件,每个部件都有各自的调试功能需求,极大地提高了可调式性设计的复杂度.针对上述问题,提出一种面向片上多核处理器的通用可调试性架构.该架构使用简单的监测器来监测和控制处理器中用于互连的片上网络,通过专门的调试总线将各个监测器与调试总控模块连接在一起,并使用EJTAG通用调试接口与外部调试主机传递信息.与传统的可调试性架构相比,该架构无需片上RAM,硬件代价低,具有模块化的特性.此外,文中提出的架构采用了工业界通用的EJTAG调试接口,因此通用性较高,已经被应用于龙芯-3B多核处理器中.实验结果显示,该架构可以在高频高数据带宽的环境下工作.     

多核DSP软件调试环境研究与设计

针对武器装备嵌入式系统向自主化、智能化、小型化、低功耗快速发展的趋势,介绍了装备研制对自主多核处理器及其软件调试环境的迫切需求,分析了嵌入式系统远程调试的基本原理和特点、JTAG标准和边界扫描技术。以自主同构8核数字信号处理器为目标平台,基于目标平台JTAG控制器之间的菊花链连接方式,提出了面向该目标平台的软件调试环境设计方案,讨论了USB接口仿真器软硬件设计和多线程调试代理软件设计等关键技术。实现的软件调试环境能够在调试主机上对目标平台进行指令级和源码级交叉调试,解决了目标平台缺乏配套软件调试手段的实际问题,为目标平台在武器装备上的推广应用提供了有力支撑,对其他面向多核处理器的调试环境设计具有参考价值。     

基于RTAI的数控系统跟踪调试模型的设计与实现

为了丰富数控系统的调试手段,本文在RTAI进程间通信和环形缓冲区技术的基础上,提出一种基于RTAI的数控系统实时任务跟踪调试模型.该模型实现了动态地对数控系统中的实时任务进行跟踪,获取有效的调试信息,并在进行跟踪时对实时任务的性能影响尽量小,而在不跟踪时对实时任务几乎没有性能影响.该模型已在我们开发的数控系统调试工具中得到实际应用.     

Linux系统中多核实时调度平台的设计

为使各种实时调度算法能够在Linux环境中得到运行和验证,设计一种Linux系统中的公共多核调度平台。该平台由调度模块和跟踪测试模块组成,调度模块实现系统调用、调度处理以及同步功能,跟踪测试模块实现日志和跟踪功能。测试结果表明,该平台可正确显示调度算法的运行结果。     

连通域标记并行算法在多核处理器上的设计和实现

为满足全方位视觉运动目标检测跟踪系统中检测和跟踪实时性的要求,采用多核程序设计和并行处理技术,对系统中连通域标记算法,重新进行了设计和实现。为解决由图像分割造成的连通域的分离,应用边界处的游程码,将两个不同任务块中分割处的连通域合并成一个连通域。最后通过实验证明该并行算法比传统算法在多核处理器上运行更快,更好地解决了多核处理器饥饿问题,让多核处理器发挥了更高的效率。     

异构多核处理器体系结构设计研究

多核技术成为当今处理器发展的重要方向,异构多核处理器由于可将不同类型的计算任务分配到不同类型的处理器核上并行处理,从而为不同需求的应用提供更加灵活、高效的处理机制而成为当今研究的热点.本文从体系结构的角度探讨了异构多核处理器设计中的关键点,从内核结构、互连方式、存储系统、操作系统支持、测试与验证、动态电压调节等方面分析...     

系统芯片的边界扫描测试与调试方法研究

针对系统芯片的多内核结构违反边界扫描标准而导致不可测试的问题,IEEE 1149.7标准提出了多片上TAPC结构的测试与调试方法;以该标准为依据,利用QuartusⅡ软件设计在测试与调试系统中具有关键作用的边界扫描测试控制器;重点阐明了多内核系统芯片的调试原理与调试流程、控制器的结构与作用等;仿真结果表明控制器能够产生符合标准的调试信号,具有良好的可行性与有效性,对系统的构建具有积极的意义。