首页 | 本学科首页   官方微博 | 高级检索  
检索     
共有20条相似文献,以下是第1-20项 搜索用时 580 毫秒

1.  可编程器件在纳秒级多通道数字延迟/脉冲发生器中的应用  被引次数:5
   高辉  陈文通  王金祥  王卫兵  李为民  盛六四《分析仪器》,2002年第3期
   研制了用于飞行时间质谱仪(TOF)的多通道数字延迟/脉冲发生器系统。介绍了复杂可编程器件(CPLD)和可编程数字延迟线(AD9501)在系统中的应用,讨论了高速数字系统中的定时误差问题。该系统的延迟分辨率达1ns,脉冲宽度分辨率为100ns,可同时控制五台设备工作。    

2.  脉冲数字式超声相控阵发射系统设计  
   李爽  徐春广  周世圆  马龙《微计算机信息》,2010年第2期
   研制了基于现场可编程门阵列(FPGA)、可编程延迟线(DS1020)和脉冲集成放大电路(HV732)的8通道、高精度、脉冲数字式超声相控阵发射系统;分析了关键技术并提出了解决方案。该系统适用于中心频率为0.1~10MHz的换能器,延迟精度为1ns,根据检测的不同要求,可以分别控制各个通道的延迟时间和脉冲宽度。    

3.  FPGA的多路可控脉冲延迟系统  被引次数:1
   程璐  郭文成《单片机与嵌入式系统应用》,2008年第7期
   采用数字方法和模拟方法设计了一种最大分辨率为0.15ns级的多路脉冲延迟系统,可以实现对连续脉冲信号的高分辨率可控延迟;采用Flash FPGA克服了现有SRAM FPGA系统掉电后程序丢失的缺点,提高了系统反应速度。本系统适用于需要将输入脉冲信号进行精确延迟来产生测试或控制用的连续脉冲信号场合,具有很强的适用性。    

4.  基于CPLD高速可程控数字延迟线的设计与实现  被引次数:1
   王群要  高大庆  上官靖斌  黄志海  辛俊业《微计算机信息》,2006年第22卷第35期
   针对兰州重离子加速器冷却储存环(HIRFL-CSR)踢轨磁铁(Kicker)电源的需要,设计了一种基于可编程逻辑器件(CPLD)的高速可程控数字延迟线系统。文中分析介绍了数字延迟线系统结构、工作原理及CPLD芯片的设计并给出了仿真波形。该方案满足了Kicker电源对脉冲进行适当延迟的要求,解决了Kicker电源系统脉冲同步的问题。    

5.  基于DSP和CPLD的雷达模拟信号源设计  
   王磊  杨峰《弹箭与制导学报》,2006年第26卷第2期
   文中介绍了一种新的雷达信号模拟发生器,采用直接数字频率合成技术(DDS),利用高速数字信号处理器(DSP)和复杂可编程逻辑器件(CPLD),产生幅频可调的基带信号,同时可产生目标距离、速度等参数可调的脉冲多普勒雷达回波信号.    

6.  高速相机皮秒级可编程延迟单元电路设计  被引次数:1
   刘春平  龚向东  黄虹宾  李景镇《单片机与嵌入式系统应用》,2010年第3期
   纳秒(ns)和亚纳秒高速相机各部件之间需要精密的可编程时间延迟来保证同步。本文提出一种基于EPLD和ASIC,数字和模拟时间延迟相结合的解决方案,延时长度可编程,延时分辨率可达皮秒(ps)级。该系统体积小,成本低,可实现参数设置、显示和控制等功能。    

7.  高速低功耗960宏单元CPLD全球罕有  
   《电子设计技术》,1998年第10期
   Fhilips Semconductors新近推出的CoolRunner~(TM)复杂可编程逻辑器件(CPLD)是一种全球罕见的960宏单元CPLD。它把高速度、高密度和低功耗集于一身。这种CPLD即时有货,其典型传播延迟仅为6ns,速度则比FPGA系统解决方案快一倍多。    

8.  新型高精度脉冲发生器  
   夏禹  秦开宇  张益明《电子质量》,2004年第11期
   本文阐述了一种基于ECL延迟线,利用该延迟线将一路方波信号进行延迟,再与未经延迟的另一路进行逻辑运算原理实现的新型高精度脉冲发生器.该脉冲发生器电路结构简单,脉冲宽度可以从2.2ns到12.2ns连续可调,步进为几十ps,上升沿小于1ns,且具有灵活可编程特点.    

9.  多路纳秒延时同步脉冲的产生与传输  
   高平  代刚  郭玉山  欧阳艳晶  贾兴《信息与电子工程》,2007年第5卷第2期
   为了满足高功率“Z-pinch”装置对多路同步性的要求,多路纳秒延时同步脉冲产生与传输系统采用超大规模可编程逻辑器件(Complex Programmable Logic Device,CPLD)技术与延迟线技术的结合,达到了延时精度为1ns,延时步进为1ns,延时范围为1ns~500μs,输出脉冲幅度为3~10V,脉冲前沿小于2ns,负载为50Ω,可独立输出3路延时脉冲的要求。经100m光纤传送后其抖动小于1ns,实现了计算机远程控制。    

10.  基于CPLD的高性能脉冲信号发生器的设计  
   王文理  商志新《国外电子元器件》,2007年第9期
   提出了基于复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)16位的全数字脉冲信号发生器的设计,可产生周期、占空比均可调的高稳定性脉冲.此设计方法可用于DDS函数信号发生器中脉冲信号的产生,采用单片机控制CPLD工作.    

11.  高精度时间间隔测量系统  被引次数:8
   邢燕《电子测量技术》,2010年第33卷第5期
   在时间同步系统中时间间隔的测量是非常关键的部分,为了满足时间同步系统的需求,介绍了一种脉冲计数法和数字插入法相结合的时间间隔测量系统。该系统基于专用时间-数字转换芯片TDC-GP1、CPLD和单片机,能够实现纳秒级的时间间隔测量。设计中采用了两片专用时间-数字转换芯片,双芯片的设计使其测量精度可达到1ns。经过测试,系统的分辨率为125ps,精度为1ns,最大可测量1ns~999s的时间间隔。该系统具有体积小、精度高、使用灵活等优点,能够广泛的应用到不同的时间同步系统中。    

12.  超高速数字分幅相机中快门控制电路设计  
   朱寅非  吴云峰  唐斌《电子器件》,2012年第35卷第5期
   超高速数字分幅相机作为一种利用光学系统静态分幅、快门控制电路系统控制摄影的高速相机,具有良好的空间分辨率,时间分辨率高达ns级,提出了一种可获得超高速数字分幅相机所需的高速快门控制电路的设计方案;利用高速CPLD控制模拟延时线(Delay Line)芯片进行精确延时,得到脉冲宽度可调、时间分辨率极高(0.25ns)的低压脉冲,利用单片机实现PC端对电路延时参数的设定。    

13.  基于单片机+CPLD控制的多路可变频率脉冲发生器设计  
   苏淑靖  李锦明  张文栋《测试技术学报》,2004年第18卷第Z3期
   单片机和复杂可编程逻辑器件(CPLD)的组合使用在现代电子设计中发挥着重要作用,本文介绍了一种基于单片机和CPLD控制的多路可变频率脉冲发生器,主要对其硬件部分做了详细的分析,该发生器已经通过了联试,效果良好.    

14.  基于PLD的纳秒级脉冲发生器  被引次数:1
   林文富《现代电子技术》,2007年第30卷第13期
   利用复杂可编程逻辑器件(PLD)集成度高、可靠性强及工作速度快的优点,设计了一种纳秒脉冲信号发生器,该发生器可以控制脉冲的输出和实现多路脉冲宽度输出。详细叙述了该发生器的工作原理和具体硬件设计,利用ISE 6.0 MoldeSim 5.7SE软件进行波形仿真,制作硬件电路版和并通过验证。设计采用了100 MHz的时钟,得到各种不同宽度的脉冲输出,最小脉冲宽度为19.8 ns,上升沿为9.7 ns。    

15.  CPLD在多路定时信号处理中的应用  
   刘义才  苏弘  马晓莉《核电子学与探测技术》,2007年第27卷第6期
   本文主要介绍了CPLD在多路定时信号处理中的应用.针对大型核物理实验中的符合测量、多路时间测量系统中的门控快定时信号等应用的需要,设计了一种多路延迟/脉宽调节电路,主要功能是对输入的多路快信号进行延迟和脉宽调节,支持NIM负信号输入和输出,在系统主时钟频率为100MHz的时候,延迟和脉宽调节的最小步进精度为10ns.我们采用复杂可编程逻辑器件CPLD来构建系统的主要电路,具有较小的延迟和脉宽调节误差,和常规逻辑器件相比其特点是:元件少且成本低,功耗小,稳定性好.    

16.  基于CPLD的超声相控阵高精度相控发射系统的实现  
   杨斌  王召巴  陈友兴《中国测试技术》,2007年第33卷第2期
   超声相控阵发射波束形成中的关键环节是对各阵元的发射相位延时进行精确控制,以得到灵活可控、指向性良好、焦点尺寸细小的聚焦声柬,从而获得被检物体的清晰成像。本文研制了基于复杂可编逻辑程器件(CPLD)和可编程数字延迟线(AD9501)的超声相控阵系统中的高精度相控发射系统。该系统可同时控制16通道,它的延时分辨率可达1ns,最大延时值达到655μs。    

17.  基于MCU和CPLD的脉冲发生器  
   刘树聃  王琳《微计算机信息》,2012年第9期
   本文主要介绍了一种在固定周期内可发送任意个数脉冲的信号发生器,用来进行伺服电机运动控制系统中的脉冲发送。设计中利用了89S52简单灵活、成本低廉且具备与上位机进行简单通信的功能,结合复杂可编程逻辑器件(CPLD)集成度高、可靠性强、功能灵活和运行速度快的特点,利用ALTERA公司的QuartusⅡ软件进行设计并硬件实现,最终得到了在6.5536ms控制周期内能发送任意个数脉冲的脉冲发生器。经实践验证,该脉冲发生器能满足大部分伺服电机控制系统的需求    

18.  超宽带脉冲产生电路的研究与设计  
   《现代电子技术》,2016年第3期
   在UWB脉冲信号发生器的研制中,通过分析UWB脉冲波形的特征,以一阶高斯脉冲为设计目标,提出了一种以振荡源、储能元件和高速开关为主体的UWB脉冲产生电路系统模型,并且在实际电路中设计了不同的实现方式。利用复杂可编程器件(CPLD)为UWB脉冲发生模块设计了脉冲时序触发电路。针对脉冲的产生方案,设计了一种利用雪崩晶体管产生UWB脉冲的电路,实际测试得到了1 ns以内的窄脉冲;与此同时设计了一种基于阶跃恢复二极管的UWB脉冲发生电路,在PSpice中仿真得到了宽度约400 ps的UWB脉冲信号。仿真结果表明,PSpice建立的SRD模型符合理论分析,设计的UWB脉冲信号发生电路也完全满足在超宽带引信上使用的需求。    

19.  基于单片机和CPLD的嵌入式脉冲发生器设计  被引次数:22
   陈志斌  卓家靖《微计算机信息》,2005年第21卷第2期
   本文利用单片机控制功能灵活和复杂可编程逻辑器件(CPLD)集成度高、可靠性好及工作速度快的优点,设计了一种周期、脉宽可调的脉冲发生器.并且该脉冲发生器可实现在脉冲不间断的情况下改变周期与脉宽。叙述了该脉冲发生器的工作原理和具体硬件设计。利用MAX PLUSⅡ软件进行波形仿真并分析了结果。    

20.  基于CPLD的数字可编程延迟单元的设计  
   储艳飞  鲍健《大气与环境光学学报》,2011年第6卷第4期
   在双腔同步全固化激光电源及输出能量稳定系统研究中,系统为MOPA结构的准分子激光器提供两套同步抖动小于5 ns的4000 Hz全固化高压脉冲快放电电源,采用EMP570T100C3的CPLD器件设计一个数字可编程延迟器,并通过仿真与实验,证明方案满足了项目设计的需求.    

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号