基于FPGA的神经振荡器设计及优化

为神经振荡器提出了一种高效的FPGA实现方案,介绍了一种改进的分布式算法(DA),以便于最大限度地利用FPGA上的查找表(LUT)资源.整个系统在Matlab/Simulink下采用Altera公司的DSP Builder构建.该方法节约了74％的查找表、75％的寄存器和100％的嵌入式乘法器资源.同时,该方案得到了令...     

基于环形振荡器的压控振荡器的频率设计

文章分析了环形振荡器中延迟环节内与延迟时间(即振荡频率)有关的MOS管参数问题,结合一个中心频率为600MHz,0.18-μmCOMS制造工艺,1.8-V电源电压的VCO设计,做了仿真验证。最后文章总结出对于一般的基于环形振荡器的压控振荡器的频率调解的方法。     

基于FPGA的步进电机控制芯片设计

研究了一种以FPGA为基础的步进电机控制芯片的设计,本芯片采用Actel公司的ProASIC3系列FPGA:A3P030进行开发,采用Verilog HDL硬件描述语言进行硬件电路设计,使用Actel公司出品的Libero集成开发环境,通过C8051F060单片机,以C语言为开发语言对设计的芯片进行实际测试.     

基于单片机和FPGA的任意频率发生器设计

本文提出了一种基于直接数字频率合成（DDS）技术的任意波形发生器。在单片机和FPGA的控制下,将存储在FPGA的RAM中的数据按照一定规律取出,并经D／A转换器输出模拟波形。这种方法充分利用了FPGA的内部硬件资源,大大提高了产生波形的精度和频率范围。     

基于ARM+FPGA北斗接收机设计

作为新一代卫星导航系统,北斗卫星导航系统是我国自主研制的全球卫星定位与通信系统.随着北斗系统的逐步改进和完善以及我国经济、军事、民用等各方面需求的不断加强,北斗系统将具有更多和更广泛的应用领域.本文在了解卫星导航原理的基础上,介绍了一种基于ARM+FPGA架构的导航接收机系统,分别介绍了接收机的硬件系统架构和软件系统架构:接收机的射频前端采用SE4120芯片,基带处理部分采用ARM9内核的AT91 SAM9G20芯片和CycloneⅢ系列的EP3C120F484芯片.同时阐述来接收机的软件设计,包括捕获引擎、跟踪引擎、解凋电文,定位解算等.     

数控振荡器在FPGA中的实现

数控振荡器的工作原理,给出并推导了其性能参数。采用小表结构在FPGA中实现数控振荡器的方法,同时给出了其实现结构图和仿真结果,并对仿真结果进行了简单分析。     

基于FPGA的多串口51单片机的设计与实现

针对单片机自带串口数量往往不能满足实际应用的需求,以及采用传统串口扩展方法带来的增加处理器时间占用或增加外围电路复杂度等不足,本文在IP Core oc8051的基础上,采用HDL设计一个串口数可定制的51单片机,通过ModelSim仿真,并在Altera FPGA芯片中实现,最后验证了设计的正确性。     

基于FPGA与单片机的波形发生器设计

利用FPGA与单片机相结合的方法,使用单片机控制FPGA产生频率为10Hz～20kHz的正弦波,锯齿波,三角波和四路分别占空比0到100%可调的PWM波形.该波形发生器以单片机(MCS8031)为中心控制单元,由上位机界面,波形发生模块和D/A转换模块组成.采用DDS(直接数字频率合成)技术,通过VHDL语言,单片机C语言,VC 语言实现了对正弦波,锯齿波,三角波频率以及四路PWM波占空比的设置和发生.     

FPGA的宽带步进频率信号源设计

介绍了基于FPGA和锁相频率合成器芯片ADF4350的宽带步进频率信号源的设计与实现方法。通过分析两种不同的实现方法,确定了以DDS输出的扫描频率控制锁相环鉴相参考频率的方法。该方法能有效结合二者优势,缩短频率的稳定时间,降低输出杂散。通过FPGA的控制、配置,产生了最佳性能的LS波段宽带步进频率信号,具有功耗低、集成度高、输出频率杂散抑制良好等特点。     

基于FPGA+单片机架构的代码转换器测试仪的设计与实现

作为飞机重要的机载电子设备,代码转换器是连接飞机导航系统计算机与外部系统之间数据传输的关键部件.为满足飞机代码转换器装备维修保障过程中的系统性能检查需求,针对目前其测试现状与测试需求,基于多处理协同技术与自动测试理论,以单片机为主处理器,以FPGA为协处理器,提出一种基于\"FPGA+单片机\"架构的代码转换器测试仪设计方...     

基于FPGA的数字锁相环的研究与实现

介绍了当前广泛应用的数字锁相环的原理和基于FPGA的设计方法。针对在数字锁相环应用中,当滤波器K值较小时存在的相位抖动问题,提出了一种锁定检测模块的设计,通过仿真验证,该设计能够有效地抑制锁定状态下的相位抖动。     

基于GPS与北斗双模授时的压控晶振校频系统的研究与设计

介绍了北斗与GPS双模授时技术,在对高稳压控晶振及其频率特性进行测试分析的基础上,设计了一种基于卫星双模授时的压控晶振校频系统;该系统通过利用GPS和北斗接收机得到的秒脉冲信号,经过性能选优得到标准秒脉冲信号,实现对晶体振荡器频率的校准,获得一个短期及长期稳定度都比较优良的时间频率标准;对压控晶振校频系统的基本工作原理及部分模块电路图进行了说明,实验结果表明,在时间不长于1h内,频率准确度一般优于5×10~(12),该系统采用实用方便的方法达到了将晶体振荡器校准到较高指标的目的.     

基于FPGA的宽带数据采集时钟相位校正方法

为了解决宽带数据采集中由于传输线延时不一致造成的数据误采集的问题,首先从数据传输线电平转换机理入手分析了这一问题的原因所在,在此基础上,给出了估算采集时钟相位失真程度的一种简便测试方法,并分析了基于FPGA实现的两种时钟相位校正方法,即DPLL法和Logic Cell法;最后,利用FPGA集成开发环境QuartusⅡ对这两种相位校正方法的性能进行了仿真和比较,结果表明,这两种方法都具有精确的可控性。     

基于ARM微控制器配置FPGA的实现

介绍了基于ARM内核的ATMEL AT91FR4081微控制器以JTAG的ISP方式配置XILINX XC2S150PQ208 FPGA的实现过程。这是一种灵活和经济的FPGA的配置方法。介绍了ISP和JTAG的原理、系统实现的流程、硬件电路设计、JTAG驱动算法的实现和配置时间的测试结果。     

基于U盘和单片机的FPGA配置

介绍FPGA的配置方式、配置数据文件和详细配置过程,以及单片机配置FPGA的优点,创新地提出配置数据存放在U盘中的思想;同时也介绍了单片机控制读/写USB设备(如U盘)的软硬件设计;最后给出配置数据存放在U盘中、采用单片机控制对FPGA进行PS配置的具体设计,满足了FPGA系统的升级、保密和安全性要求,具有创新性和重大实用价值。     

高性能MCU的FPGA原型验证系统研究与平台实现

本文研究并实现了一种基于Cortex-A7核的高性能MCU在FPGA原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其FPGA原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的FPGA原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。     

基于FPGA的铁路移频信号测试系统设计

介绍了一种基于FPGA和单片机的移频信号检测系统新方案,对移频信号进行实时检测和处理,并给出系统的硬件构成框图、硬件设计和软件设计.该移频信号检测系统具有集成度高、电路简单、接口方便、运算速度快、精确度高、实时性好等优点.     

基于EDA技术的压控LC振荡器的设计与实现

根据压控LC振荡器的基本原理,提出了以EDA(Electronic Design Automation,电子设计自动化)软件MAX PLUSⅡ为基础压控LC振荡器设计的技术方案,详细阐述了系统的设计要求、设计技巧、设计方案,并进行了系统仿真和硬件测试。     

基于FPGA的数字Costas锁相环路的设计

介绍了应用EDA技术设计嵌入式全数字Costas锁相环路的方法．建立了连续域环路线性模型，给出环路方程，并利用连续域和离散的变换关系，即Laplace变换和Z变换的关系，由连续域环路的线性相位模型推导出了离散域环路的线性相位模型，由此来讨论二阶Costas环路在离散域实现方法，讨论了离散域中环路滤波器的传递函数及实现，讨论了DCO的离散设计方法及实现，并采用从逻辑电路的顶层到底层以及模块化的设计思想，用VHDL缟程语言，通过逻辑综合和仿真，可缟程逻辑器件FPGA予以实现．