首页 | 本学科首页   官方微博 | 高级检索  
检索     
共有20条相似文献,以下是第1-20项 搜索用时 703 毫秒

1.  VLSI布局结构表示研究进展  
   徐宁  洪先龙  董社勤《计算机辅助设计与图形学学报》,2005年第17卷第4期
   超大规模集成电路技术的迅猛发展迫切需要高性能CAD工具——电子设计自动化软件工具的支持.布局是布图设计中一个极为重要的环节.目前,在深亚微米、超深亚微米工艺下的超大规模、甚大规模集成电路设计中,布局结果的好坏直接影响整个布图设计,因此如何高效地表示布局结构,从而提高布局质量成为布图设计中的一个国际上的研究热点.文中介绍并分析了当前国内外比较流行的布局结构的表示方法研究工作的进展情况.    

2.  EDA软件中的布局优化算法分析及其改进  
   李世平  战守义《计算机工程与应用》,2003年第39卷第3期
   在深亚微米、超深亚微米工艺水平下的超大规模集成电路设计需要高性能的EDA(电子设计自动化,Electrical Design Automation)软件的支持,与物理设计相关的布图设计中,布局设计是一个极为重要的环节,该文以FPGA(现场可编程门电路,Field Programmable Gate Array)为例,分析和介绍了EDA中的布局算法,然后利用遗传模拟退火算法对原算法提出了改进,并在文章中介绍了改进后的算法。    

3.  VLSI三维电容的多极提取新方法  
   Zhao-ZhiYang Ze-YiWang《计算机科学技术学报》,2004年第19卷第C00期
   随着超大规模集成电路(Very Large Scale Integrated circuits,VLSI)的高速发展和深亚微米工艺及多层布线技术的广泛应用,器件的密度急剧增长、工作频率不断增加,使互连寄生效应成为制约电路延迟、功耗以及可靠性等重要性能的瓶颈之一。快速、精确地提取三维互连寄生电容已成为高性能集成电路设计中的一个关键环节,也是VLSI设计自动化领域一个热点课题。近十年来,间接边界元多极加速电容提取算法取得了重要的进展,但离实现全路径全芯片电容提取的目标还有很长距离。    

4.  VLSI时延驱动布局和电源网布线研究  
   严晓浪《杭州电子科技大学学报》,1996年第16卷第1期
   本文介绍了在亚微米工艺条件下,超大规模集成电路(VLSI)布图设计自动化的两个重要专题,即时延驱动布局和电源(P/G)网布线问题。在时延驱动布局中,我们提出了给线网加权的新方法和基于等位场概念的面向路径的迭代改善方法。在P/G网布线中,我们着重介绍了P/G网的拓扑布线,线宽确定,路径动态修改及通道实体嵌入等算法。上述工作是由本院CAD所VLSI布图课题组在近几年完成的。    

5.  VLSI时钟布线算法的研究进展  被引次数:2
   李海军  严晓浪  马琪《微电子学与计算机》,2002年第19卷第8期
   随着集成电路工艺技术进入深亚微米、超深亚微米阶段,时钟频率已达到数GHz。设计一个高速、零偏差、低功耗的时钟布线算法已成为一项紧要的任务。文章简要介绍了时钟布线算法的研究进展,包括拓扑生成、实体嵌入、缓冲器插入和变线宽优化等各个阶段的各种算法,并指出了目前这些算法存在的一些问题。    

6.  集成电路版图自动设计的进展  
   唐璞山《固体电子学研究与进展》,1988年第4期
   <正> 由于集成电路的发展已进入超大规模集成电路阶段,因此需要高度的设计自动化技术来满足设计周期和设计正确性的要求。目前主要研究的课题有下列几方面。 (1)多目标优化算法 早期研究布局和布线算法时集中在单目标优化。作为整个布图优化目标来说,这样的要求是不够的。但是,多目标优化算法太复杂,不能处理规模较大的电路。 (2)布图的专家系统 专家系统是把专家知织或试验总结为规律,置于系统中作为处理问题之用。用专家系统处理多目标优化问题可能是一种较为现实的方法。    

7.  改进的Prim启发式算法在VLSI布线中的应用  
   邓爱姣  李强  张嘉为《沈阳工业大学学报》,2006年第28卷第5期
   总体布线在超大规模集成电路的设计中有着举足轻重的作用.为了寻求总体布线图的最优斯坦纳树,改进了普里姆(Prim)算法,提出了一种基于改进的普里姆启发式算法寻求最小矩形斯坦纳树(RST)的方法,不同于以往的先求最小生成树(MST)然后再把树的边矩形化的方法;同时考虑到时延在深亚微米、超深亚微米阶段的重要影响,在算法中又加入了总体布线设计时的时延要求,最后通过仿真实例验证了算法的可行性.    

8.  VLSI中互连线工艺变化的若干问题研究进展  
   张瑛  王志功  Janet M.Wang  方承志《电路与系统学报》,2010年第15卷第3期
   随着超大规模集成电路制造进入深亚微米和超深亚微米阶段,互连线的工艺变化已成为影响集成电路性能的重要因素.针对该问题,结合作者的研究工作,综述了目前国内外互连线工艺变化若干关键问题的研究进展情况,重点介绍工艺变化条件下互连线寄生电参数及其传输性能的研究方法,并分析不同技术的特点和局限性.最后展望了互连线工艺变化问题今后的研究发展方向.    

9.  国内集成电路IP核标准进展与展望  
   肖立伊《中国集成电路》,2007年第16卷第2期
   集成电路是信息产业的基础,21世纪信息产业的飞速发展,使集成电路呈现出快速发展的态势,而以软硬件协同设计、IP核复用和超深亚微米为技术支撑的SoC已成为当今超大规模集成电路的发展方向,是集成电路的主流技术。SoC设计面临诸多挑战,其中IP核的复用最为关键。    

10.  变形网格结构的快速评估算法  
   SongChen Xian-LongHong She-QinDong Yu-ChunMa Chung-KuanCheng JunGu《计算机科学技术学报》,2004年第19卷第C00期
   随着超大规模集成电路技术的进步,集成电路的复杂性在急剧增加。分级设计和IP(知识产权)重用技术变得极为重要。因此,面向宏模块布局的布图规划/布局技术在近10年来成为VLSI设计自动化领域的研究热点。即使简单的矩形放置问题(将n个矩形放置在一个平面的矩形区域内,目标是    

11.  带软模块的VLSI布图规划优化设计  
   黄钢  洪先龙  乔长阁  蔡懿慈《计算机辅助设计与图形学学报》,1999年第11卷第2期
   布图规划是VLSI物理设计中最关键的步骤之一。随着超大规模集成电路规模的不断扩大以及模拟电路和数模混合电路的日益发展,布力规划在IC CAD工具中的工作用显得更加重要。针对一般的具有不可二划分结构的布图规划问题,在序列对模型的基础上,利用模拟退火算法实现了一般结构的带软模块的布图规划问题的自动设计,除了芯片面积的优化外,算法还考虑了芯片的宽长比例等问题。文中对一些MCNC的标准例子进行了测试,并与    

12.  亚微米干法刻蚀技术的现状  被引次数:3
   刘云峰 陈国平《电子器件》,1998年第21卷第2期
   综述了亚微米、深亚微米干法刻蚀和相关技术的最新进展及其在超大规模集成电路制造中的应用。    

13.  集成电路自动布局和布线研究新进展  
   陈春鸿 王丽萍《浙江工业大学学报》,1997年第25卷第1期
   版图设计是现代高性能集成电路设计中的重要研究课题。本文综述了集成电路版图设计中的自动布局和布线问题及其方法,并指出将来的研究及发展趋势。    

14.  VLSI CAD技术集成与智能化  
   张佑生《微计算机信息》,1992年第3期
   为了适应超大规模集成电路(VLSI)的迅速发展的需求,各种 VLSI CAD 工具和专家系统不断被开发出来。CAD 工具的集成系统是高性能 VLSICAD 软件发展的一种很好的模式。由于 VLSI 设计中许多问题的求解是非算法的,不大适合用基于算法的程序求解,因而基于知识的设计专家系统的开发与应用受到极大重视。基于算法的程序和基于知识的软件各有其长处,故将两者结合起来,开发智能化辅助设计与决策的 VLSI CAD 环境,是 VLSI 自动设计技术发展的重要趋势。    

15.  一种快速准确控制复杂路径延时的方法  
   文鼎童  陈岚《计算机工程与应用》,2009年第45卷第33期
   在深亚微米超大规模集成电路的物理设计中,为达到时序收敛经常遇到复杂路径延时的准确控制问题,提出了一种新的准确控制复杂路径延时方法,并使用布局布线工具Synopsys Astro实现。实验结果表明,该方法比传统的ECO(Engineer Change Order)精度高,收敛速度快,可广泛应用于超大规模集成电路物理设计。    

16.  硅器件钝化工艺的进展  
   谢国章《半导体技术》,1982年第2期
   一、前言 钝化是改善器件性能和提高可靠性所不可缺少的手段,也是硅工艺中酌一个重点。在当前发展以MOS为主的大规模(LSI)和超大规模(VLSI)集成电路中,其重要性就更加无可非议。 硅器件的钝化,自有平面器件以来,已有广泛而系统的研究,发表了大量文章,目前不管在理论认识上还是在实际技术上,都达到了可观的水平,成为硅器件继续向超大规模集成电路迈进的一个重要基础。本文就硅器件钝化    

17.  EDA(电子设计自动化)的进展——深亚微米设计对EDA工具的要求  
   周祖成《电子技术应用》,1997年第10期
   EDA(电子设计自动化)的进展——深亚微米设计对EDA工具的要求北京清华大学电子工程系(100084)周祖成1深亚微米设计的特点通常把集成电路制造工艺中栅长小于0.6(m的工艺技术称为深亚微米技术,但是把一种临界尺寸作为区分工艺换代的标志并不能完全反...    

18.  VLSI集成电路参数成品率及优化研究进展  
   郝跃 荆明娥 马佩军《电子学报》,2004年第31卷第B12期
   VLSI的参数成品率是与制造成本和电路特性紧密相关的一个重要因素,随着集成电路(IC)进入超深亚微米发展阶段,芯片工作速度不断增加,集成度和复杂度提高,而工艺容差减小的速度跟不上这种变化,因此参数成品率的研究越来越重要.本文系统地讨论了参数成品率的模型和设计技术研究进展,分析不同技术的特点和局限性.最后提出了超深亚微米(VDSM)阶段参数成品率设计和成品率增强面临的主要问题及发展方向.    

19.  VLSI集成电路参数成品率及优化研究进展  被引次数:5
   郝跃  荆明娥  马佩军《电子学报》,2003年第31卷第Z1期
    VLSI的参数成品率是与制造成本和电路特性紧密相关的一个重要因素,随着集成电路(IC)进入超深亚微米发展阶段,芯片工作速度不断增加,集成度和复杂度提高,而工艺容差减小的速度跟不上这种变化,因此参数成品率的研究越来越重要.本文系统地讨论了参数成品率的模型和设计技术研究进展,分析不同技术的特点和局限性.最后提出了超深亚微米(VDSM)阶段参数成品率设计和成品率增强面临的主要问题及发展方向.    

20.  H.264图像解码芯片的布局布线设计  
   李栋  杨帆  李正卫《中国集成电路》,2006年第15卷第12期
   集成电路工艺发展到深亚微米阶段,IC设计向高速、高复杂度方向发展,物理设计也要满足更加严格的要求.布局布线设计成为集成电路设计的一个关键步骤.本文以一个实际设计为例阐述了在集成电路EDA设计工具的辅助下布局布线的具体实现方法,通过对设计结果的分析,解决了布线拥塞、时序收敛以及信号完整性等问题.该芯片最后达到设计预定的性能指标并交付流片.    

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号