共查询到20条相似文献,搜索用时 93 毫秒
1.
针对FPGA自身用户可编程的特性,分析了FPGA嵌入式系统的优势和应用领域,研究了利用FPGA实现嵌入式系统的基本原理和设计方法,重点探讨了其结构的转换难点.通过具体应用,分析了乘法累加驱动滤波器的实现原理和处理过程,设计了FPGA嵌入式系统的具体实现方式. 相似文献
2.
TD-LTE系统中,为了满足对算法处理速度的要求,采用了基于DSP+FPGA的硬件平台实现方案。方案中DSP芯片配置FPGA,由FPGA实现系统的时序控制,而TD-LTE系统中算法由DSP与FPGA共同实现,可以充分发挥两种芯片的优势,达到系统性能的最优化。为解决DSP与FPGA之间高速数据通信,基于TMS6455系列DSP芯片与Virtex6系列FPGA芯片,设计了一种DSP与FPGA进行双向数据通信的方案。板级联合调试的结果表明,该方案具有较高的可行性和通用性。 相似文献
3.
4.
针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。 相似文献
5.
介绍了W5100在现场可编程门阵列(FPGA)系统中实现TCP/IP网络通信的方法。描述了WS100的内部架构和寄存器设置,设计了一套基于直接总线接口模式的FPGA系统,系统主要由FPGA、W5100及网络接口组成。FPGA通过状态机状态控制W5100,实现传输控制协议(TCP)/互联网协议(IP)。 相似文献
6.
设计并实现了基于FPGA与ARM9的SSD系统,详细介绍了系统的结构,关键器件的性能特点与重要模块的功能;深入研究了ARM9嵌入式系统的引导方法,Linux下FPGA驱动程序的设计方法,FPGA实时管理固态存储阵列的实现方法。该系统充分利用了构建基于ARM9的Linux嵌入式系统的高效便捷的优势;同时充分发挥了FPGA丰富的I/O引脚、可靠的实时处理等优点。 相似文献
7.
8.
针对基于FPGA开展的计算机硬件实验,本文提出了远程计算机硬件实验系统,系统由实验客户端、嵌入式实验服务器和FPGA实验板三部分组成,为了解决系统中目标FPGA的远程配置这一关键问题,本文着力研究FPGA的边界扫描配置模式以及它的实现算法,编写运行在嵌入式实验服务器端的C语言程序,成功实现了对目标FPGA的配置. 相似文献
9.
单片FPGA图像预处理系统的设计与实现 总被引:2,自引:0,他引:2
采用单片FPGA设计与实现图像处理系统的方法,并对系统硬件进行了分析和设计,对FPGA内电路模块进行了VHDL建模,在FPGA开发平台ISE4.1上实现了设计。 相似文献
10.
11.
基于FPGA的实时图像中值滤波设计 总被引:2,自引:0,他引:2
在嵌入式图像处理系统中,图像处理的实时性问题一直是一个很难突破的设计瓶颈,特别是数据处理量大,实时性要求较为苛刻的场合,传统的MCU根本无法适应;利用现场可编程门阵列(FPGA)并行处理的优势,开发了一种适于硬件并行处理的图像中值滤波算法,并用VHDL硬件开发语言在ALTERA的Stratix中现场可编程门阵列(FPGA)上实现,给出了整个硬件系统的构造方法;仿真结果说明该算法可以满足实时性要求,取得了良好的滤波效果,适用于图像采集与预处理系统中. 相似文献
12.
13.
周新淳 《计算机测量与控制》2017,25(8):210-213
为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。 相似文献
14.
15.
基于FPGA的嵌入式多核处理器及SUSAN算法并行化 总被引:1,自引:0,他引:1
给出了四核心嵌入式并行处理器FPEP的结构设计并建立了FPGA验证平台.为了对多核处理器平台性能进行评测,提出了基于OpenMP的3种可行的图像处理领域的经典算法SUSAN算法的并行化方法:直接并行化SUSAN、图像分块处理和多图像并行处理,并对这3种并行算法在Intel四核心平台和FPEP的FPGA验证平台上进行性能测试.实验表明,3种并行算法在两种四核心平台下均可获得接近3.0的加速比,多图像并行处理在FPEP的FPGA验证平台可以获得接近4.0的加速比. 相似文献
16.
17.
18.
陈春宁 《计算机技术与发展》2014,(3):42-45
文中先介绍了Xilinx公司FPGA从并配置模式的工作原理,随后介绍在实际的工程项目中,利用项目自身的数字图像实时处理系统内DSP+FPGA结构,实现Xilinx公司V5系列FPGA 更高级配置应用-使用DSP和CPLD配合工作,完成数字图像处理系统中XC5VLX50 FPGA的从并配置。针对FPGA动态配置,从电路硬件设计和软件实现两方面详细讲述了配置工作的具体过程和实现步骤。这种FPGA动态配置方式优点是利用图像处理系统板级现有资源,在尽量少的空间实现尽量多的功能,同时减少元器件数量和增加系统的灵活性。 相似文献
19.
Tiger SHARC系列的ADSP-TS101是ADI公司开发的一款高性能的利于并行处理的高速信号处理器.为了实现水下多目标定位算法的实时处理,设计并实现了由FPGA和ADSP-TS101构成的多通道同步采样和多处理器并行实时处理系统;该系统采用FPGA的逻辑控制,完成了多通道同步采样.采用多处理器并行结构,完成了多目标定位系统中方位估计算法的实时并行实现,解决了在水下多目标定位系统的多通道同步采样和大数据量的高速实时处理的问题;实验结果证明,该系统具有良好的稳定性和通用性,满足了多目标定位的高速实时处理要求. 相似文献