基于FPGA的双机热备外设容错系统仿真设计

针对传统的继电保护冗余系统缺乏对敏感外设容错处理、切换速度慢等问题,提出了基于FPGA的双机热备外设容错系统。该系统由FPGA控制器、DSP控制器、双A/D模块、双继电器模块等外设组成,FPGA控制器完成双机外设模块的故障检测、双机实时切换,为DSP控制器提供A/D实时采样数据、继电器信号接口,DSP控制器对采样数据进行计算与分析,产生继电保护信号,FPGA控制器和DSP控制器通过"心跳"信号互相检测。FPGA控制器时序仿真波形表明:双机外设模块可以实现周期故障自检、双机快速切换。     

基于SOPC的空调智能温度控制器的设计

本文针对空调中的温控系统采用基于FPGA/SOPC的嵌入式系统设计技术进行空调智能控制器的研究.智能控制算法作为用户自定义逻辑单元连接到以NIOS处理器为核心的系统中;从ALTERA公司的IP库中选择配置各种外设,生成编译后下栽到FPGA中搭建硬件平台;在硬件平台上进行软件设计,调配系统中各模块协同运作,完成系统需求的功能.     

基于FPGA的图像采集与VGA显示系统

针对传统的PCI图像采集卡的弊端,利用Altera公司的DE2开发平台,设计了基于现场可编程门阵列(FPGA)的图像采集与VGA显示系统。该系统以嵌入了NiosⅡ软核的可编程逻辑芯片FPGA作为控制器,以图像传感器、数字存储器、视频D/A转换器、VGA显示接口等作为FPGA外设,利用可编程片上系统(SOPC)技术实现对FPGA及其外设的编程与控制,最终实现对实时图像的采集、处理与显示。设计结果表明,利用SOPC技术实现的电子系统具有设计方法灵活高效、可移植性强、易于实现高速数据采集、通用性好等优势。     

基于SOPC的LED网络控制器的设计与实现

本文提出了一种基于SOPC的LED网络控制器的设计方法。采用FPGA+SRAM+PHY/MAC的结构,构建了网络控制器硬件平台。采用软硬件协调设计理念,通过添加NiosII自定义外设IP软核、利用FPGA和外部SRAM构建大容量FIFO以及优化网卡驱动程序,实现TOE和RDMA功能,从而提高网络控制器的带宽、保证LED屏画面流畅。系统测试表明,控制器性能稳定,NiosII工作在50MHz时,网络控制器接收UDP数据的带宽为60Mbps。     

基于FPGA的步进电机控制器设计

步进电机是一种将电脉冲信号转换成相应的角位移的特殊电机,每改变一次通电状态,步进电机的转子就转动一步.目前大多数步进电机控制器需要主控制器发送时钟信号,并且要至少一个I/O口来辅助控制和监控步进电机的运行情况.在单片机或DSP的应用系统中,经常配合CPLD或者FPGA来实现特定的功能.本文介绍通过FPGA实现的步进电机控制器.该控制器可以作为单片机或DSP的一个直接数字控制的外设,只需向控制器的控制寄存器和分频寄存器写入数据,即可实现对步进电机的控制.     

基于SOPC技术的光纤通道网络接口卡的设计与实现

介绍了一种基于可编程片上系统(SOPC)的光纤通道(FC)网络接口卡(NIC)的总体设计方案;该方案采用了NiosⅡ软核处理器的嵌入式技术;并将NiosⅡ软核处理器和网络接口卡的控制逻辑集成在一块FPGA芯片中;且数据的发送和接收采用流水技术。测试结果表明该设计方案达到了设计要求,通信性能稳定可靠;该方案极大地提高了系统的集成度和稳定性,使NIC的通信协议得到了极大的简化;由于能够灵活的自定义外设,因此也能够加快NIC开发速度。     

基于FPGA的远程温湿度监测系统设计与实现

介绍了一种基于FPGA(Field Programmable Gate Array)的远程温湿度监测系统的设计过程,给出了以FPGA为核心构建的温湿度采集+逻辑控制器+数据处理+网络接口控制的系统硬件设计结构;利用Altera SOPC(system on programmable chip)技术,在FPGA内部构建Nios Ⅱ CPU,并内嵌实时内核μC/OS-Ⅱ实现对温湿度传感器SHT11、网络控制器DM9000A的任务调度和管理,从而完成对环境温湿度的远程实时监测;经过近3000小时的测试表明,系统检测精度高,占用资源少,灵敏度高,工作稳定可靠,满足功能需求。     

基于Nios的多路舵机测试控制系统设计

为了研究冲压式气动舵机柔性气囊的行程与控制信号之间的规律,利用FPGA构建了一个可编程片上系统(SOPC)实现同时对多个伺服机构的控制;详细论述Nios II嵌入式系统的PWM从外设设计方法,并将PWM应用在冲压式舵机测试与控制系统;实验结果表明,该舵机控制器不仅控制参数设定方便、控制精度高且稳定性好,而且增加了系统使用的灵活性及可靠性.     

基于MIPS核的片上系统总线控制器设计

针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正确性。0.25-μmCMOS工艺综合了EC总线控制器的RTL代码,总线时钟可达到149MHz。最后通过了FPGA验证。     

FPGA与PCI-E总线在声靶控制器中的应用

针对现有声靶控制器在应用中的局限性,设计了一种基于FPGA和PCI-E总线的多功能声靶控制器;控制器以FPGA为核心,通过对控制器进行功能划分,在FPGA实现了A/D、D/A的控制器,数据FIFO,前置电路逻辑控制器,和系统时序控制器;最后以第三代计算机总线PCI-E为数据接口,完成控制器与计算机的数据交换;经过时序仿真和在实际中的应用,控制器达到了设计的功能和指标,验证了设计思想的正确性。     

基于ARM和FPGA的高扩展性超声检测模块设计与实现

介绍了一种以ARM和FPGA联合作为中央控制处理单元的4路超声探伤模块。给出了其整体结构方案,阐述了以4路超声模拟信号为一组的多路超声探伤模块硬件扩展的设计思路和实现方案,讨论了FPGA对高速LVDS数据的采集、处理、时序同步功能的实现,ARM与FPGA之间总线接口的实现,ARM嵌入式系统功能以及网络通信功能的实现。实际应用表明,该功能模块能达到预期的设计要求,并能方便地实现硬件扩展。     

基于FPGA的USB3.0通信架构设计与实现

针对USB设备与主机通信存在的带宽瓶颈问题,设计一款基于USB3.0协议的高速通信架构,为嵌入式设备与PC之间的USB数据高速通信提供一种可选方案。本设计采用Cypress的EZ-USB FX3芯片作为USB的外设控制器,以FPGA作为整个硬件系统的主控芯片,通过对FPGA硬件系统进行设计,对设备固件进行设计与调优,该架构支持USB 2.0/3.0接口自适应,能够实现主机、国产嵌入式CPU、SRAM之间的两两可变帧长通信,硬件传输速度达到360 MB/s,数据连续传输速度达到148 MB/s。     

基于FPGA的NS3D程序移植和优化

为提高飞行器设计环节中NS3D程序的性能,提出了一种基于FPGA进行软硬件结合的优化方法。该方法运用FPGA搭建了嵌入式可编程片上系统,并对NS3D进行了代码性能分析和移植优化。该方法基于硬件实现了核心运算模块的硬件封装,并利用高速以太网接口实现PC和FPGA之间的数据交互,进行NS3D程序向嵌入式环境的移植,最终实现了整个NS3D程序的速度提升和性能优化。该嵌入式开发方案不仅较好地利用FPGA完成了控制电路的软硬件设计,并且为后续其它功能模块向FPGA移植提供了便利的基础和开发环境。采用该方法对NS3D程序进行了运算,并将仿真与实验结果与原始程序进行比较,结果表明了该方法的优越性。     

Leon3软核的FPGA SelectMap接口配置设计

与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同,本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实现Virtex系列FPGA的SelectMap接口配置的方法,可将其应用于对FPGA芯片的在线配置.该方法设计成本低,不局限于某一类型的FPGA芯片,减少了外围分立元件的使用,增强了设计的...     

基于SOPC的远程数据采集系统设计

在许多恶劣的环境下,测量者不能长期置身其中,使得数据采集和传送变得非常困难。为了解决这一问题,设计了一种基于SOPC的远程数据采集系统。以Nios II软核处理器和所需的外设IP核嵌入到FPGA中为硬件架构,以移植μC/OS-Ⅱ实时操作系统和TCP/IP协议为软件体系,实现了开放式可重构的软硬件体系结构。通过对温湿度采集,表明该系统能够满足高速采集数据的实时性和同步性要求,具有广泛的适用性和良好的应用前景。     

The use of field programmable gate array （FPGA） in direct torque control of induction motor

In this paper, the feasibility of embedding the direct torque control （DTC） of an induction machine into field programmable gate arrays （FPGA） is investigated. DTC of an induction machine is simulated in a MATLAB/Simulink environment using a Xilinx system generator. The resulting design has a flexible and modular structure where the designer can customize the hardware blocks by changing the number of inputs, outputs, and algorithm when it is compared to the designs implemented using classical microcontrollers and digital signal processors. With its flexibility, other control algorithms can easily be programmed and embedded into the FPGA. The above system has been implemented on Xilinx Spartan 3A DSP FPGA controller. Simulation and experimentation have been performed to prove the validity of the proposed methodology.     

基于ARM9和FPGA的嵌入式高速同步采集仪

本文提出了采用ARM9和FPGA相结合的方式,设计一台嵌入式同步采集仪。采集仪采用FPGA完成高速数据采集,通过ARM对FPGA进行管理,有效解决了测量仪器中高速采集与速度处理速度不匹配的问题。采用WINCE5.0作为操作系统,既方便顶层开发,又解决了高速采集仪实时性问题。阐述的设计思路对其它高速同步采集仪的设计具有一定的参考价值。     

基于Nios Ⅱ的SPI接口实现

Nios Ⅱ是Altera公司的第二代FPGA嵌入式处理器,和其挂接的外围接口相当于一个完整的SOPC系统,AD9517-1ABCPZ是一款时钟芯片,需通过SPI接口配置,让其先于系统的其他部分工作,为系统其它芯片提供时钟。针对SPI接口的实现,目前有很多方法,基于Nios II实现,具有简单灵活、开发周期短、成本低和系统维护方便等优点,可应用于许多中、低速系统设计。实现主要包括硬件设计和软件设计,硬件设计包括基于Nios II的SOPC系统的搭建,SPI-MASTER接口FPGA程序设计;软件设计包括SPI读写函数设计,AD9517-1ABCPZ寄存器配置函数设计。     

基于MIMU/GPS的组合导航计算机设计

为满足MIMU/GPS组合导航系统微型化、高精度的要求,以TI公司TMS320VC33型浮点DSP器件为CPU,Altera公司的Cyclone系列EPlC6Q24017型号FPGA为外设扩展器件,设计了一种实时性好、精度高、体积小,外设配置灵活的组合导航计算机系统;采用浮点放大器和FPGA实现了MIMU的高速、高精度数据采集;采用单片机控制接收,判断和校验GPS-OEM板异步串口输出的报文;各处理器之间通过双端口RAM共享数据,从而实现了分布式控制.     

用FPGA实现仪表用DDS信号源的ASIC设计

ASIC可以采用全定制和半定制的方法加以实现,采用FPGA来进行ASIC的可测试设计,可以很大程度上节约ASIC设计的成本.本文介绍了一种基于FPGA实现的DDS信号源的ASIC的设计方案,它可以灵活地输出任意波形,并可以较方便地改变波形的频率和相位.该方案可以嵌入到采用FPGA芯片实现的仪器仪表中,具有结构简单、功能强大、性价比高的特点,稍加改动可适用于许多仪器仪表系统中,具有很好的可移植性.