DDS+PLL短波频率合成器设计

本文讨论了DDS+PLL结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则,依此原则我们设计了一套短波波段频率合成器,实验结果证实了其可行性.     

基于DDS技术的LFM信号产生与FPGA实现

分析了线性调频（LFM）信号的时频特性,分析了基于直接数字频率合成器（DDS）技术的信号产生原理,在此基础上,选择ALTERA公司的Cyclone II系列的FPGA芯片EP2C70F896C6FPGA,采用 ROM 查找表技术,基于QUARTUSII系统提供的 PLL 锁相环IP核设计系统时钟,设计产生带宽B=10MHz,时宽 的LFM信号。通过调用Modelsim仿真工具进行RTL仿真验证,FPGA电路仿真的结果与MATLAB仿真结果相符。     

DDS PLL短波频率合成器设计

本文讨论了DDS PLL结构频率合成器硬件电路设计中需要考虑的几方面问题并给出了设计原则,依此原则我们设计了一套短波波段频率合成器,实验结果证实了其可行性。     

DDS+PLL技术与应用

将ＤＤＳ（ＤｉｒｅｃｔｄｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒ）技术与ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）技术组合运用，使之优势互补形成的ＤＤＳ＋ＰＬＬ技术已成为九十年代频率合成技术发展的新潮流。本文简要介绍ＤＤＳ的原理与性能，着重以典型ＤＤＳ芯片Ｑ２３３０与ＰＬＬ构成的宽频带、高分辨率、快速转换的新型频率合成器为例，将实现方法与实用系统推荐给读者。     

基于VXI总线用DDS+PLL技术实现精密时钟源

DDS(直接数字频率合成)技术是一门在频率合成领域的新兴技术,具有响应时间短,精度高等优点。而PLL(PhaseLockedLoop)锁相环技术虽然工作速度慢,但稳定可靠。VXI总线具有灵活、体积小、可移植好等特点,VXI总线测试平台是21世纪公认的仪器总线系统和自动测试系统的优秀平台。VXI总线模块仪器的优点是宜于集成为不同用途的自动测试系统,具有优良的交互操作性,数据传输速率高,可靠性高,易维修,体积小,重量轻,功耗低,可移动性好,价格与传统的自动测试系统相比具有巨大的竞争潜力。     

基于FPGA的DDS调频信号的研究与实现

本文从DDS基本原理出发，利用FPGA来实现DDS调频信号的产生，重点介绍了其原理和电路设计，并给出了FPGA设计的仿真和实验，实验结果表明该设计是行之有效的。     

基于FPGA+DDS的正弦信号发生器的设计

介绍了DDS的发展历史及其两种实现方法的特点,论述了DDS的基本原理,并提出一种基于FPGA的DDS信号发生器的设计方法,使DDS信号发生器具有调频、调相的功能,最后对其性能进行了分析。实验表明该系统具有设计合理、可靠性高、结构简单等特点,具有很好的实用价值。     

高性能DDS信号产生器的设计研究

介绍DDS的性能特点和两种技术实现方案。针对DDS的缺点,利用多路并行技术设计的新型DDS具有扩展输出带宽、保特高速稳定和频谱杂散的性能。     

高性能DDS信号产生器的设计研究

介绍DDS的性能特点和两种技术实现方案.针对DDS的缺点,利用多路并行技术设计的新型DDS具有扩展输出带宽、保特高速稳定和频谱杂散的性能.     

基于FPGA与LabVIEW的DDS任意信号发生器设计

实现了一种基于FPGA与LabVIEW平台的任意波形发生器。通过FPGA搭建硬件平台,与LabVIEW上位机软件实现串口通信,实时调整FPGA内部波形数据,可实现正弦波、方波、锯齿波、三角波、高斯白噪声、叠加正弦波、自定义公式等常规波形,同时也可以手动绘制任意波形,充分发挥了软件的灵活性。通过参数的设定,可方便地设计各种复杂波形。本设计在EP4CE15F17C8芯片上实现,与LabVIEW上位机软件协同工作,经测试系统具有良好的稳定性、灵活性。     

基于FPGA+DDS的信号源设计与实现

采用DDS+FPGA+DAC数字信号激励器硬件电路和数字波形合成软件算法设计实现了宽带信号源所需要的各类信号,覆盖30 MHz～1 GHz频段,功率达到20 W.在完成了具体的设计和实验后实现了样机的制作,通过现场测试验证了其完全满足应用需求.     

基于锁相合成方式的宽带chirp信号发生器

本文基于对传统线性调频信号源解决方案的分析,提出了一种采用锁相环实时跟踪DDS的方案。该设计的输出频率为740MHz到1060MHz。相比于传统方案,该方案的优点是:高线性度,高稳定性,高杂散抑制和低相位噪声。     

采用DDS PLL技术实现的L波段频率合成器

直接数字合成(DDS)是近年发展起来的一种新型合成技术,有频率分辨率高,转换时间短,相位噪声低等特点,与锁相合成技术(PLL)配合,可以设计出频带宽、分辨率高的频率合成器。本文介绍了一种DDS PLL的混合结构,实现了一个用于卫星数据采集系统中频发射单元载频源的频率合成器。     

基于DDS技术的函数发生器设计与实现

设计了一种多功能函数信号发生器。该发生器以CYCLONE型FPGA为核心,配以THS5651D/A转换芯片,及必要的外围器件,运用DDS技术,实现了函数发生器的高性能与灵活操作。     

基于FPGA的PLL频率合成器

应用FPGA,采用PLL频率合成技术,结合教学实验平台的需要,设计出了一个整数/半整数频率合成器,输出范围为1 kHz～999.5 kHz,步进频率可达到0.5 kHz.与以前的教学实验装置相比,系统在性能指标、直观性等方面都有所提高,不仅可以用于教学实验,还可以用作频率源、频率计.     

基于FPGA的并行DDS信号发生器的设计与实现

针对DDS(直接数字频率合成)电路的运算速度受相位累加器的累加速度和ROM读取速度的约束问题,采用多路并行和流水线相结合的方法改进了DDS电路的结构,有效地扩展了DDS电路的输出带宽。通过在FPGA内设计基于双DDS电路结构的信号发生器,用数字的方法直接实现了标准波形和各种调制波形的双通道输出。该方案结构简单,控制灵活,实验测试结果表明,该信号发生器能输出稳定、高带宽、高速度、高精度的信号波形。     

S波段全相参捷变频雷达收发中频部件设计

提出了一种由直接数字频率合成、倍频链和锁相环构成的二次变频方案,实现了宽带捷变频多普勒雷达收发中频部件系统设计。综合考虑频率合成器和雷达收发射频前端电路的设计要求,在保证频谱纯度的条件下,利用锁相环产生捷变频宽带本振,较好地将中心频率为50MHz的低频窄带线性扫频脉冲调制信号变频到具有500MHz带宽的S波段。给出了采用该方案的实验结果。     

毫米波低相噪捷变频高分辨率雷达频率源设计

设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案,实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计.利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号,优化DDS和变频方案的频率配置关系.利用FPGA电路进行高速控制,较好地解决了毫米...     

一种基于DDS和PLL的高分辨率RF频率合成方法

本文在描述锁相环和直接数字频率合成的原理及优缺点的基础上,介绍了一种基于DDS和PLL的高分辨率RF频率合成方法,分析了仿真和测试结果,为高分辨率RF频率合成器的设计提供了一种思路。