锁相环解调Chirp-UWB通信系统仿真研究

在通信系统优化的研究中,通信系统的质量优劣主要取决于接收机的性能。设计结构简单,复杂度低,可靠性高的Chirp-UWB接收机一直是系统实现的重点和难点。针对匹配滤波接收机解调Chirp-UWB系统成本高、灵活性不好等问题,设计了锁相环解调的Chirp-UWB接收机方案,调整锁相环参数使其工作在载波跟踪状态是方案的核心内容。研究了系统结构原理、各部分电路设计,通过Simulink软件进行建模和仿真,并对接收机系统进行性能分析。同时利用锁相环解调方案对发射机部分进行了进一步改进。从系统结构,误码率等方面将锁相环解调系统与匹配滤波解调系统进行了分析比较。仿真结果表明,改进锁相环解调Chirp-UWB系统电路成本低,灵活性好,抗干扰能力强,传输可靠性高。     

基于FPGA的DPSK解调电路设计

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。本文讨论和仿真实现了基于FPGA的数字化DPSK解调系统。用Altera公司的FPGA开发平台QuartusⅡ实现了一个对基带信号的DPSK解调系统模型的仿真。     

基于FPGA的MFSK调制电路设计与仿真

数字调制解调技术在数字通信中占有非常重要的地位,数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。文中介绍了MFSK调制解调的原理,并基于FPGA实现了MFSK调制电路,仿真结果表明了该设计的正确性。     

基于FPGA的QPSK调制解调电路设计与实现

数字调制解调技术在数字通信中占有非常重要的地位,数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路。MAX PLUSⅡ环境下的仿真结果表明了该设计的正确性。     

数字解调器设计与实现

针对通信系统中解调电路体积大、结构复杂、抗干扰能力差等缺点,通过深入研究数字解调原理,设计并实现了基于FPGA的QPSK全数字中频解调器。该系统采用数字Costas环来完成载波同步电路设计,同时采用基于Gardner算法的位同步环路完成符号抽样判决处理,并利用Modelsim和Matlab等软件对各个关键技术模块进行了仿真验证,最后通过在线调试得到测试结果。测试结果表明,该数字解调系统具有较高的数据传输速率、较低的误码率以及较大的载波同步及位同步捕获带宽。     

基于数字锁相环的QAM载波恢复

正交幅度调制(QAM)是一种频谱利用率很高的载波传输方式,但是高阶QAM系统对于载波恢复、符号定时的要求非常严格,因此提出了一种全数字的载波提取方案。在发送端插入前导序列,接收端在接收前导序列中用数字锁相环实现载波提取,为后面的解调作保证。通过MATLAB仿真,验证了这种实现方案在理论上是完全可行的。     

基于System Generator的Rife算法的FPGA实现

在FPGA平台上应用System Generator工具实现了高精度频率估计Rife算法。不同于传统的基于HDL代码和IP核的设计方法,采用System Generator工具可以使复杂算法在FPGA中更快、更准确地实现。给出了Rife算法的描述和实现结构框图,并在System Generator和ISE环境中进行了仿真,验证了设计的正确性。     

适用于高阶QAM的改进型Costas环研究

为提高高阶正交幅度调制(QAM)解调中载波恢复的收敛速度及跟踪稳定性,基于软件无线电设计思路和传统科斯塔斯(Costas)环基本原理,提出一种改进型Costas环的研究方法。该方法采用符号鉴相器代替传统的乘法器鉴相器,设计的环路滤波器运用多系数调整取代传统的一组系数调整。以1024QAM信号解调为例,通过使用Matlab/Simulink下的System Generator工具箱对解调系统建模仿真,以验证其载波恢复性能。仿真结果表明,改进的Costas环能准确地对接收的高阶QAM信号进行载波恢复,且与传统算法相比,改进后的环路跟踪平稳、收敛速度更快速、误码率更低,较好地改善了通信质量。     

基于FPGA的QDPSK全数字通信电路的设计与实现

介绍了QDPSK基本原理,提出基于FPGA的全数字QDPSK通信方案。该方案对输入序列进行加扰、串并和差分运算,得到QDPSK,然后加到载波上;在接收端载波与信号分离,再进行解差分、解扰运算,还原出输入信号,实现QDPSK全数字调制与解调。整个系统采用Verilog编程,在MaxPlusⅡ环境仿真、布局和综合,最后下载到FPGA通过示波器观察输入输出信号,实验效果良好。     

基于数字MSK调制的通信系统设计与实现

本文在文献提出一种数字MSK调制解调模型基础上,将数字MSK调制技术应用到双工复接通信系统中.采用状态机的方式实现编帧和解帧,在编帧中插入帧头、特殊标志位,解帧过程去掉帧头和帧特殊标志位.用Verilog HDL语言进行模块设计与时序仿真,并在FPGA硬件上实现本设计.设计结果表明基于数字MSK调制的双工复接通信系统在实际应用上是可行的.     

基于System Generator的FIR数字滤波器的设计与实现

数字滤波器的功能是对输入离散的数字信号进行运算处理,以达到改变信号频谱的目的。System Generator是基于定点的仿真系统。的本设计内容全部基于System Generator。首先由DDS（Direct Digital Synthesizer数字信号发生器）生成正弦波信号,之后加入高斯白噪声,将信号通过两种结构的数字滤波器进行滤波,随后将程序下载至FPGA中,通过DA将信号输出,最后在比较两种滤波器的在硬件平台上的实际性能以及消耗资源情况。     

基于Xilinx System Generator的PID算法快速硬件实现

介绍了利用Xilinx System Generator平台构建模型化数字PID控制算法,并通过FPGA将数字PID算法结合传感器与实际硬件控制对象快速建立控制模型,构成完整的闭环控制。通过对控制效果的实验验证,证明了其控制方法的可行性。     

基于SOPC的实时目标跟踪系统设计及实现

实时目标跟踪系统的实现是基于System Generator[1]系统来搭建实时的目标跟踪算法,编译生成VHDL/Verilog代码,在ISE集成软件环境中进行综合、实现,设计出一种基于SOPC的实时目标跟踪系统。系统采用处理速度较快的FPGA芯片,利用数字图像处理和数字信号处理技术,实现对目标进行智能检测、提取、识别和跟踪等目的。     

基于System Generator的UART通讯

基于System Generator系统级建模工具在Matlab/Simulink环境下完成了UART通讯模块的建模,并生成位流文件下载到Spartan 3E开发板的FPGA芯片中,实现UART通讯数据发送和接收功能。实验结果表明,System Generator系统级建模工具不仅消除了原先系统工程师与软硬件工程师之间的隔阂,而且简化了传统的FPGA开发流程。     

数字图像处理中FPGA图形化编程设计

本文首先比较了现有的两种FPGA设计方法,重点介绍了图形化编程的优点,然后基于System Generator设计工具.以Sobel边缘检测算法为例,在Matlab/Simulink平台上构建了数字图像处理系统.将该算法进行图形化建模及在线仿真,并将设计结果编译为硬件描述语言（HDL）.最后对系统进行了功能验证和测试结果分析,讨论了图形化建模的直观处理结果、RTL级视图、实际消耗资源情况以及运行速度等情况.     

Lorenz混沌电路的一种新型设计方法

System Generator是一种新型的基于FPGA的信号处理建模和设计工具；文章首先介绍了System Generator的主要特色和设计流程，然后基于此工具给出了Lorenz混沌电路设计的一种新方案并将此方案在FPGA上得以实现，实验结果表明该方法具有操作简单、设计灵活、效率高等优点，最后给出了实验结果在保密通信领域的一个应用实例。     

复杂调频信号的数字合成及误差分析的研究

在工程和实验研究中，时常要求动态地提供连续的周期或非周期的复杂信号．数字查表法合成周期信号是一种最常用的直接数字频率合成技术。该方法若再利用小数地址序列生成技术．可达到很高的频率分辨率。本文针对特定的调频信号结构．具体分析了用FPGA实现调频波的算法过程．相关参数的选定。误差的界定，经matlab仿真，达到指定指标要求．硬件实现后．波形良好。     

利用SOPC实现DDFS技术的超低频函数信号发生器

为了设计高分辨率、频率切换相位连续、频率覆盖系数达到106的超低频函数信号发生器,提出了直接数字频率合成DDFS技术,可以合成频率可控的任意波形;以SOPC实现系统设计,利用FPGA实现数字逻辑功能,在LPM_ROM中放入波形数据表,用NIOSII嵌入式软核微处理器实现波形选择、数据处理,输出正弦波、方波、三角波、锯齿波并显示其频率、幅度和相位;测试表明,系统稳定,具有输出波形任意化、低频范围宽和频率精度高的特点。     

一种应用于UHF读写器的数字跳频技术

针对超高频(UHF)读卡器在实际应用中容易出现盲区而无法顺利读取标签的情况,提出了应用于UHF读写器的数字跳频技术方案。通过上位机软件发送数字跳频参数给FPGA,FPGA根据得到的参数对集成锁相环芯片Si4133、功率放大器RF2173及外设进行配置,得到数字跳频的载波信号。测试结果证明,该方案应用于UHF读卡器项目中,能顺利读到标签。     

基于FPGA的图像采集与VGA显示系统

针对传统的PCI图像采集卡的弊端,利用Altera公司的DE2开发平台,设计了基于现场可编程门阵列(FPGA)的图像采集与VGA显示系统。该系统以嵌入了NiosⅡ软核的可编程逻辑芯片FPGA作为控制器,以图像传感器、数字存储器、视频D/A转换器、VGA显示接口等作为FPGA外设,利用可编程片上系统(SOPC)技术实现对FPGA及其外设的编程与控制,最终实现对实时图像的采集、处理与显示。设计结果表明,利用SOPC技术实现的电子系统具有设计方法灵活高效、可移植性强、易于实现高速数据采集、通用性好等优势。