基于DSP的网络摄像机硬件设计和仿真

详细说明了基于TITMS320DM642DSP芯片的网络摄像机的硬件设计,并针对DSP系统实现中所涉及到的高速数字电路设计问题,如时序问题、信号完整性问题,通过采用IBIS模型,在HyperLynx仿真软件平台上布线前进行仿真,利用仿真结果作为布线的约束,并在布线后进行仿真,确保了正确性。实践证实,在高速设计中进行正确的时序分析及仿真可以保证高速PCB设计的质量和速度。     

高速DSP与SDRAM之间信号传输延时的分析及应用

在高速数字电路设计中,信号在印刷电路板(PCB)上的传输延时对于电路的时序影响已不容忽视。详细分析并推导了高速数字信号处理器(DSP)与同步动态随机存取存储器(SDRAM)之间各信号的传输延时约束关系;通过一个实例,给出了应用约束条件的具体方法。     

同步数字复接的设计及其FPGA实现

在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。     

飞控计算机仿真测试板的设计和同步通讯的实现

对飞控计算机接口分组件测试进行了研究，利用成熟的高速POI总线技术和DSP技术，借助功能强大的DriverStudio WDM驱动开发工具，实现基于POI总线的飞控计算机仿真测试板的设计和同步通讯，探讨了复杂周期性测试中的时序同步难题。该设计性能较同类设计有较大改进，具有较好的参考价值。     

高速电路PCB及其电源完整性设计

详细分析了印刷电路板(PCB)的叠层结构设计,包括单板总层数,信号、电源及地层层数,尤其是信号、电源及地层的相对位置排列。具体研究了PCB的电源完整性设计,分析了高速电路中的电源分配网络(PDN)结构,得出PCB设计中可能影响电源完整性设计的因素。基于这些因素,进行了仿真分析,仿真结果验证了PCB电源完整性设计的可行性与合理性。     

嵌入式应用系统中高速PCB设计技术的研究及实现

为了能够消除高速PCB技术中信号完整性的问题,需要在高速PCB设计过程中解决时序、噪声、电磁干扰等关键问题;通过对嵌入式RTU的高速PCB设计过程中出现的串扰、电磁干扰、振铃和电源完整性等信号问题的研究,提出削弱或消除以上噪声的方法;用Altium Designer、PADS软件绘制电路原理图和PCB,借助Hyper Lynx和ADS仿真软件进行前端和后端可靠性验证,根据仿真结果确定元器件和接插件的布局以及走线规则,最后通过对完成布线的PCB进行信号完整性验证;设计的嵌入式RTU电路板通过电磁兼容测试,表明该方法能够有效抑制噪声,增强高速数字电路设计的稳定性,提高产品设计的成功率,对从事相关工作的人员有很重要的参考价值,在智能设备的升级替换和推进物联网的建设方面有重要的借鉴作用。     

M序列伪码产生与同步的FPGA实现

文章针对码分多址(CDMA)数字蜂窝移动通信中,需要伪码产生和精确同步这两个问题,给出了一个基于FPGA的实现方案,并对其进行了时序仿真和硬件调试,结果表明电路工作正确可靠,能满足设计要求。     

基于FPGA的高速采样系统实现

介绍一种应用于激光回波数据采集的两路双通道250MHz高速采样电路设计及基于FPGA的控制与数据处理的实现方法。阐述了采样系统的设计实现、硬件布局布线,并提出对IDDR加物理与时序约束条件和利用异步复位来同步采样数据接收使能信号的方法,从硬件和软件两方面保证采样数据的同步传输。仿真和实验结果表明,该高速采样系统的设计性能稳定,数据传输的同步性理想,设计达到了预期的效果。     

DDR源同步接口的设计与时序约束方法

在高速I/O接口的设计中,DDR源同步接口的应用越来越广泛,因其在相同时钟频率下的数据带宽是SDR接口的两倍.由于DDR接口电路时序的复杂性,对其进行正确的时序约束也成为静态时序分析中的一个难点.结合曙光5000ASIC中的chipsct芯片,详细介绍了DDR源同步接口的设计,并且利用Synopsys公司的静态时序分析软件PrimeTime,对DDR接口接收端和发送端的时序约束方法进行了具体的分析说明.     

基于FPGA的同步时钟报文检测电路的设计

时钟同步技术是解决基于网络的分布式测控系统完成同步测控任务的关键技术,IEEE-1588协议是一种应用于分布式测量和控制系统中的精准时钟同步协议.提出了一种基于IEEE-1588协议在以太网物理层和MAC层之间的介质无关接口(MII/RMII)处检测同步报文的策略和实现精确时间标记方案[1],在此硬件支持方案和方法的基础之上,充分利用FPGA宏模块资源采用较为简便实用的方法设计实现了同步报文检测电路,该部分电路的设计是采用硬件时间标记方案实现IEEE1588高精度时钟同步的基础.在QuartsII 7.2平台下对设计电路进行优化综合和时序仿真,通过在线实时检测验证了电路设计的正确性.初步验证结果表明设计达到课题要求,应用性能良好.