信号完整性分析之分支线的阻抗控制

随着电子系统和电路设计全面进入高速信号设计领域,信号完整性问题已经成为电子设计的一个瓶颈.针对分支线结构电气网络所遇到的信号完整性问题进行了深入分析,指出了通过阻抗控制来解决信号反射问题的方法,并且用电路模型仿真验证了方法的有效性.     

新一代运载火箭时序仿真系统信号完整性分析

新一代运载火箭时序仿真系统具有数字电路速度快、集成度高的特点,系统要求发出多路高精度时序、时串信号以满足新一代运载火箭地面测试设备的检查与校准需求,因此信号完整性问题在系统设计中不容忽视;针对仿真系统的典型模块(USB 3.0 Superspeed差分线、FPGA外设数据走线、时钟走线)进行建模分析仿真得出PCB硬件电路设计参数,给出时序仿真系统设计信号完整性问题的抑制和解决方法,优化了板级信号质量,改善系统可靠性、工作连续性和输出精度,可有效提高新一代运载火箭测试效率和测试可靠性.     

基于高速嵌入式系统的信号完整性分析

提高信号完整性、减小串扰和反射是高速电路系统设计能否成功的关键.本文基于以ARM1176JZF-S S3C6410为核处理器的嵌入式开发系统,对高速电路进行了研究.通过信号完整性仿真分析,解决了DDR SDRAM差分时钟信号的反射问题和视频输出信号的串扰问题.     

数字图像压缩系统的信号完整性分析

针对TI高性能DSP TMS320C6414为核心处理器的实时数字图像压缩系统,进行了高速电路设计,分析了多层高速印刷电路板设计中影响信号完整性和实时压缩系统正常工作的相关问题.运用hyperlynx软件,解决了信号的反射、振铃和串扰等问题.并给出了设计印刷电路的具体参数,有效地抑制了实时数字图像压缩系统中的电磁干扰.     

基于DVI的差分电路仿真测试研究

基于DVI接口的电路属于高速串行电路,这种电路的设计与传统的并行高速电路设计有所区别,在设计过程中必须采取一定的措施以避免在设计中出现的信号完整性问题;就常见的DVI信号完整性问题提出了一套基于电路仿真的解决方法,在此基础上结合具体硬件平台对电路仿真的实现过程进行了详细的描述,最后采用高速示波器对电路进行了测试;通过该方法可以提前发现DVI电路设计过程中所存在的信号完整性问题,并得到具体的解决措施;该方法已经投入使用,在应用过程中取得了良好的效果.     

高速数字设计中的信号完整性研究

信息完整性问题始终贯穿于整个高速数字系统设计中,并且对设计领域影响巨大.针对高速数字电路中典型的信号完整性问题,剖析了各类破坏信号完整性的原因,提出了避免PCB设计中出现信号完整性问题的处理方法.     

基于PCI Express的高速串行电路仿真研究

为了解决在基于PCI Express的高速串行电路中潜在的信号完整性问题,获得电路设计过程所需要的依据,对电路设计进行了预先验证.通过对高速电路相关理论的研究,结合工程实际,提出一套对基于PCI Express的高速串行电路仿真的方法.该方法可以对电路仿真过程中所存在的信号完整性问题进行分析,从而找出导致问题出现的具体...     

基于SKILL的高速信号串扰问题的解决方案

随着信号频率越来越快,印刷电路板的信号完整性问题越来越严重,控制好串扰的问题更加是其中的关键技术之一。为了高效率的解决串扰在高速信号完整性中的问题,应用SKILL技术,设计了一个辅助程序,通过该程序可以快速准确地帮助工程师找到串扰的问题。     

基于龙芯处理器网络计算机的设计与实现

设计并实现了一个网络计算机系统方案.该方案采用国产高性能龙芯2E处理器和自主设计的北桥,对于主板上的电源设计、北桥设计、信号完整性等关键问题给出了相应的解决方法.针对信号完整性问题提出了先期约束后期仿真的布线机制,提高了高速信号系统板级设计的可靠性.理论分析和实验结果表明,该方案是一个通用可靠的龙芯2E板级系统方案.     

基于IBIS模型的FPGA信号完整性仿真验证方法

讨论了SRAM型FPGA信号完整性验证的必要性,提出了一种基于IBIS模型和HyperLynx软件的针对SRAM型FPGA器件信号完整性仿真验证方法,并以Stratix-2和Virtex-4两种类型的FPGA为例进行了实际仿真验证,分析了信号的有效数据宽度、电平幅值和传输速率等仿真验证结果,比较了这两种器件的信号完整性优劣,通过该仿真实例也验证了这种FPGA信号完整性仿真验证技术的可行性。随后对模型参数进行了仿真对比,得出造成器件信号完整性差异的内在机理,从而在设计上指导优化器件信号完整性性能。     

高速交换机设计中的信号完整性问题

高速通信设备的信号完整性问题至关重要。该文基于一款3层交换机的设计实现，分析讨论了信号完整性中的主要问题，如电源分配系统噪声、时钟抖动、传输延迟、传输线阻抗等，并根据实践结果总结了相应的解决办法。     

高速PCB的仿真技术

利用IBIS模型进行板级信号完整性分析是一种简单、易用的分析方法。结合PCB设计的SI模型,介绍了几种板级信号完整性分析的方法,讨论了各种分析方法的利弊,确定了使用IBIS模型进行信号完整性分析和EMC分析。通过加载IBIS模型对P4主板的DDR信号线进行了仿真,并对仿真结果进行了分析,达到了验证设计规范的目的。     

基于Sigrity在SDIO板级信号完整性仿真分析与优化

随着高集成度集成电路与高速板级印制电路的发展,板间通信频率已经达到GHz水平,传统板级电路设计方案已经无法普及到更高频率的电路设计。针对高速SDIO总线在板级的设计,基于Cadence Sigrity平台的信号完整性仿真,提出了一种针对SDIO总线的高速信号仿真方法,该方法对SDIO总线有较高的仿真参考意义,通过海思Hi3516EV200嵌入式平台的板级电路设计与仿真优化,对层叠结构、层叠顺序、走线长度、地过孔、过孔数目实验仿真,优化PCB设计,对S参数与时域图进行研究与分析,提出了一种SDIO总线的电路走线设计参考方法,通过理论分析与仿真实验论证了该方案的可行性与实用价值,填补了信号完整性仿真分析中对SDIO总线设计的空白。     

嵌入式存储系统的仿真及实现

嵌入式环境中存储需求在不断地增长，越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展，如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度，以一种海量DDR存储系统设计为实例，利用信号完整性仿真方法，分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统，实际应用表明了该方法具有良好的效果。     

差分对内偏斜对25 Gbps背板信号完整性的影响分析

数字系统设计和信号完整性工程师面对25 Gbps信号传输挑战时,必须重视差分对内偏斜这个关键问题。先介绍差分对内偏斜产生的原因,然后从时域、频域分析了差分对内偏斜对25 Gbps背板信号完整性的影响,通过基于测试的通道仿真估算25 Gbps信号传输的差分对内偏斜容限;最后,提出了减少差分对内偏斜的工程处理方法。     

DM6467与DDR2之间的PCB布线及信号完整性分析

在以DM6467为核心芯片的视频处理系统的PCB制作中,DM6467与DDR2之间的PCB布线及其信号完整性分析占据了重要地位,决定了整个系统成功与否.由于DM6467和DDR2部具有相当高的工作频率,所以他们之间的走线必须满足高速PCB布线规则,还要结合实际系统中的层叠、阻抗等,采取特殊布线方法.对于系统中的端接、串...     

基于VPX的全网格互连底板设计

为了给VPX计算机组成模块之间的互连提供良好的通道和供电接口,通过研究VPX规范和信号完整性的相关理论,结合工程实践,提出了一套完整的基于VPX的全网格互连底板的设计方法.该设计方法中包含了基于VPX的全网格互连底板的设计思路和实现过程.在该方法中,对VPX计算机设计的难点进行了的描述和举例说明,其中对高速串行信号的完...     

FPGA开发板设计中的信号完整性分析

描述了板级设计中信号完整性的一般概念及影响信号完整性的因素和解决办法。介绍了HyperLynx信号完整性仿真工具。通过实例说明了在FPGA开发板设计中如何应用HyperLynx仿真工具保证板卡的信号质量。     

Codence EDA中PCB分析工具Specctraquest的使用

电子设计自动化(EDA)技术是目前进行电子产品设计中所采用的主要技术,设计者利用它可以设计出更完美的产品,并且极大地缩短了设计周期。但是随着电子技术的不断发展,在设计中,特别是在高速PCB的设计中出现了一些新的问题。例如:延时、串扰、电磁干扰等物理设计问题,迫切需要提供一些仿真分析工具来解决这些问题。本文主要介绍了Cadence EDA软件中的信号完整性仿真设计工具SpecctraQuest的使用与建模方法。