基于独立演化系统的演化硬件实验

演化硬件是指能利用进化算法实现自修复和自适应的硬件。融合了电路自动设计、可重构硬件、人工智能和自治系统等相关内容它不仅是一种具有自适应与自修复特性的仿生物态硬件电路,是新兴的仿生电子学的主要研究内吝之一,而且是一种新颖的硬件设计思想与方法。该文设计了一种基于FPTA的DSP独立演化系统,并对外部演化结果进行下载测试,实现了对外部演化结果的检验通过测试证明该演化系统适用于FPTA单细胞或多细胞演化实验。     

基于独立演化系统的演化硬件实验

演化硬件是指能利用进化算法实现自修复和自适应的硬件。融合了电路自动设计、可重构硬件、人工智能和自治系统等相关内容。它不仅是一种具有自适应与自修复特性的仿生物态硬件电路,是新兴的仿生电子学的主要研究内容之一,而且是一种新颖的硬件设计思想与方法。该文设计了一种基于FPTA的DSP独立演化系统,并对外部演化结果进行下载测试,实现了对外部演化结果的检验。通过测试证明该演化系统适用于FPTA单细胞或多细胞演化实验。     

基于演化算法的全加器优化设计

演化硬件研究工作中的一个重要研究内容就是电路优化设计,电路优化设计有望实现复杂电路的自动设计并获得新颖、优化的设计结果,因而成为国际性的研究热点。将演化算法引入全加器电路的优化设计中,引入了新的个体评估机制并提出了适用于全加器演化的演化算法。通过仿真实验验证了算法的有效性。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算,在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构,称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题,并对演化数字电路、模拟电路的设计进行了分析,说明演化算法在电路自动设计中是切实有效的。     

一种外部进化的函数级演化硬件

提出了一种函数级演化硬件的实现方案，这是一种间接演化的方法。它将电路分层表示，用有向图和树对电路结构及元素进行编码，运用遗传程序设计的思想演化构造实际电路，并且通过软件仿真来评价电路。也给出了数字电路仿真算法设计的具体描述。通过该方案构造了一个随机数发生器，并用Diehard测试程序对其随机性进行了测试。实验结果表明，用该方案构造大规模数字电路是可行的。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算，在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构，称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题，并对演化数字电路、模拟电路的设计进行了分析，说明演化算法在电路自动设计中是切实有效的。     

一种基于GEP的演化硬件复杂电路优化算法

演化硬件是近年来新兴的研究热点,它是演化算法和可编程逻辑器件相结合而形成的硬件设计新方法。在演化硬件中门电路的优化设计是一个重要的研究领域。提出一种新的基于基因表达式程序设计(GEP)的算法来进行复杂优化电路的设计,通过仿真实验表明,该算法不仅收敛速度快,而且还能利用该算法优化大规模的门电路,克服了传统优化方法的求解速度慢甚至不收敛等缺点。该算法较传统的电路优化方法更简单、更高效。     

演化硬件技术及其应用发展

在硬件电路设计中引入演化计算,在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构,称为演化硬件设计。本文就演化硬件的原理和其国内外的发展现状进行说明和阐述,并对此技术的具体实现过程做了一个简单的实验。通过实验,说明演化硬件技术确实在电路自动设计方面有着极大的前景。最后介绍了演化硬件技术发展,及其应用到深空探测领域的现实意义。     

基于精英池演化算法的数字电路在片演化方法

20世纪末演化硬件技术的提出为实现硬件系统的自适应与智能化等特征提供了一种可行的新技术,现阶段电路进化是演化硬件研究的热点之一.该文引入人工经验与规则,提出一种扩展矩阵编码法,保护具有较优结构的电路个体不易被淘汰;其次,基于多目标和局部寻优技术,结合子电路杂交与单元重要性的自适应变异策略,提出了一种设计数字电路的精英池演化算法,并在可编程逻辑器件上实现电路的自主动态重构与评价等演化过程.     

基于类神经网络模型的电路演化实现方法

为解决目前数字型演化硬件研究中存在的电路编码困难问题,提出一个可用矩阵形式描述组合电路的类神经网络门级电路模型,讨论在此模型上进行电路编码的具体方法.根据编码矩阵特点,对标准遗传算法进行改进,设计遗传操作算子、适应度评估方法等.通过无刷直流电动机电子换相电路的成功演化实例,验证了采用矩阵编码和改进遗传算法实现数字电路演...     

基于演化算法的奇偶校验器自动设计*

基于演化算法技术,提出一种新的设计思想,实现奇偶校验器的电路自动设计.实验证明,多目标演化算法具有较少的运算量和较高的效率,能自动设计出使用逻辑门数更少、延时更小的奇偶校验器.     

下三角矩阵神经网络逻辑电路的设计

由于人工神经网络的卓越优点，为制造超高速，高可靠和可编程的数字集成电路提供了新途径，具有下三角形连接矩阵的Ｈｏｐｆｉｅｌｄ模型在同一输入下仅有唯一的平衡点。本文将讨论基于这种网络模型的组合逻辑电路的逻辑设计方法，以最小化神经元个数为目标的启发式优化算法及权电阻网络参数的计算方法。     

Multi-objective evolutionary design and knowledge discovery of logic circuits based on an adaptive genetic algorithm

Evolutionary design of circuits (EDC), an important branch of evolvable hardware which emphasizes circuit design, is a promising way to realize automated design of electronic circuits. In order to improve evolutionary design of logic circuits in efficiency, scalability and capability of optimization, a genetic algorithm based novel approach was developed. It employs a gate-level encoding scheme that allows flexible changes of functions and interconnections of logic cells comprised, and it adopts a multi-objective evaluation mechanism of fitness with weight-vector adaptation and circuit simulation. Besides, it features an adaptation strategy that enables crossover probability and mutation probability to vary with individuals' diversity and genetic-search process. It was validated by the experiments on arithmetic circuits especially digital multipliers, from which a few functionally correct circuits with novel structures, less gate count and higher operating speed were obtained. Some of the evolved circuits are the most efficient or largest ones (in terms of gate count or problem scale) as far as we know. Moreover, some novel and general principles have been discerned from the EDC results, which are easy to verify but difficult to dig out by human experts with existing knowledge. These results argue that the approach is promising and worthy of further research.     

基于蚁群算法的逻辑函数化简

仿真硬件是一种新近发展起来的将仿真优化算法的思想应用于硬件物理结构设计的技术,特别是电子系统的设计.针对代数法和卡诺图法难以化简规模很大的逻辑函数问题,提出使用蚁群算法处理大规模逻辑函数化简.详细阐述了蚁群算法处理逻辑函数化简问题模型以及重要技术实现.试验表明演化硬件设计方法能够化简规模很大的逻辑函数.     

基于免疫原理的逻辑电路设计算法

硬件进化是基于进化计算和可重构硬件的新兴研究领域。逻辑电路的进化设计是硬件进化的主要研究方向之一。文章将生物免疫系统的进化非选择机制引入到逻辑电路设计中,提出了相应的逻辑电路设计算法,并给出了该文算法和进化算法的对比实验结果,结果表明该文算法更加有效。     

基于虚拟可重构平台的时序电路演化设计

目前,电路进化设计是演化硬件研究的主要方向之一。而时序电路由于存在反馈环不便于进行电路描述和软件仿真。文中对时序电路的演化设计方法进行了改进,提出了专门针对时序电路演化的虚拟可重构平台,建立起电路编码与HDL代码的映射关系。应用TEXTIO和MATLAB来辅助仿真测试过程,使测试向量数量巨大、难以处理的问题得到很好地解决。最后调用ModelSim完成了FSM的演化实验。实验结果验证了基于此平台演化时序电路的可行性和有效性。     

基于人工选择的组合电路优化算法

针对一般组合电路的优化算法复杂、优化过程时间长、优化效率偏低等问题,提出一种人工选择方式下的组合电路优化算法。该算法模拟物种进化时的家养模式,将最小项作为基因,函数表达式作为染色体,把逻辑电路的优化过程演变为遵循电路定律的基因变异、重组、寻优的过程。算法通过有利的变异条件,提高了算法的收敛速度和效率。通过与简单免疫、多目标遗传、自适应免疫算法的实验比较,证明了该算法的有效性和优越性。     

基于修复技术的组合电路进化设计算法研究

提出基于修复技术的组合逻辑电路快速进化设计算法。该算法利用候选电路在进化的初始阶段适应度增加很快的现象,先进化出一个功能大致正确的电路;然后转入修复过程并对不正确的输出进行修正,最终设计出功能正确的电路。为了能对进化出的有错误的电路进行修复,专门设计出简单而规整的修复电路的构造方法。附加的修复电路与进化生成的对大部分输入都能输出正确结果的电路结合在一起,形成最终的功能完全正确的电路。该方法极大地减少进化所需的时间。