双路、2线霍尔传感器接口方案

sT推出了一系列时钟分配芯片,每条通道输出使能可以独立控制的时钟分配芯片,用于提高嵌入式应用和手持产品的时钟管理精确度。首次推出的产品共有六款,包括双通道STCD1020、三通道STCD1030和四通道STCD1040等。在手机和M2M（机器对机器）通信设备中,利用这些芯片可以把一个主时钟信号分配给多个时钟域,不必再为支持GSM、蓝牙、WLAN、WiMAX或其它射频通信的芯片组以及机顶盒的芯片组配备多个单独的时钟源。随着晶振数量减少,这些产品的可靠性也相应提高。     

低功耗射频微系统时钟动态切换方法

为满足射频微系统芯片的降低功耗要求,使国产射频微系统能够得到更为广泛的应用,提出了一种考虑低功耗的射频微系统时钟动态切换管理方法.考虑芯片功耗设计问题,利用局部位置的系统时钟的自适应动态切换,对芯片运行切入点进行了设计;基于数字时钟对射频微系统的处理加速单元进行晶振替换,并对芯片时钟进行动态自适应调整,降低了芯片运行功耗;仿真分析表明:相对于实测数据,所提方法在芯片运行功耗上具有更优异的表现.     

一种用于高能离子注入机射频加速的数字移相器设计

设计了一种基于STM32F405RGT6微处理器和AD9959的高能离子注入机射频加速用数字移相器,首先介绍了移相器的系统组成和工作原理及如何实现高能离子注入机多腔射频加速系统中射频电源的相位控制,然后对微处理器、DDS芯片AD9959、时钟分配芯片AD9510等硬件电路原理和控制软件设计作了详细的介绍;实验结果表明该移相器实现了16通道正弦信号输出,输出波形频率和相位值分辨率分别高达0.02Hz和0.05°,可以完成任意两路之间的相位差调节和设置。该移相器结构简单,性能稳定可靠,能够满足高能离子注入机多腔射频加速系统中射频电源的相位控制要求。     

FPGA时钟分配网络设计技术

本文阐述了用于FPGA的可优化时钟分配网络功耗与面积的时钟布线结构模型.并在时钟分配网络中引入数字延迟锁相环减少时钟偏差,探讨了FPGA时钟网络中锁相环的实现方案.     

一种宽带高精度可变时钟发生电路设计

为了满足现代高速电子仪器对高精度、高带宽时钟电路的需求,本文提出了一种通过DDS＋PLL＋分频器技术实现时钟发生器的设计方法。对方案进行了详细的论述,并对相位噪声的指标分配进行了论证,最后给出了输出频率范围为5MHz～1．6GHz的时钟电路的设计方案,并通过实验,证明了上述分析的正确性。     

服务器中高性能低成本时钟分配系统的设计

介绍一种时钟分配系统的设计方法，该方法可采用市售的锁相环（ＰＬＬ）器件实现服务器中高性能、低成本的时钟分配系统。     

一种零值测试基带信号源设计

北斗是我国自主研发并独立运行的全球卫星导航系统,为了解决北斗导航系统的基带信号调试处理难题,提出了一种零值测试基带信号源设计方案。针对导航系统信号通道多、信号传输速率高且时钟信号精度要求高的特点,单板上集成高性能FPGA和DSP处理器,系统采用模块化设计,采用直接数字射频信号发射技术及高速时钟系统设计,信号源可模拟并输出多制式多路调制基带信号,可完成4通道射频信号采集以及4通道直接射频信号的产生,可灵活配置工作参数及设备工作状态的实时监测。该信号源在北斗导航系统的研发过程中获得成功应用,实验结果表明,该信号源兼备收发两大信号处理链路功能,系统具有通用性强、配置灵活、稳定性好等特点,解决了导航系统领域基带信号调试处理难题。     

基于无线射频芯片XE1205的数传模块设计与实现

基于无线射频芯片XE1205构建了一种新型的无线数据传输模块;硬件系统利用ARM7芯片LPC2148对XE1205进行配置和读写控制,使用简单的阻抗匹配电路、时钟振荡电路、射频开关电路,实现了无线收发功能;软件方面包括对XE1205的配置编程,数传功能的软件实现等;此模块具有结构简单、配置灵活,传输可靠、通用性强、成本低的显著特点.     

无线传感器网络时钟同步技术

在无线传感器网络中,时钟同步是一项重要的支撑技术;诸如数据融合、TDMA调度、休眠唤醒节能模式和移动节点定位等应用均需要传感器节点本地时钟保持同步;由于传感器网络一些独特的内在特性,NTP等传统同步技术无法适用于这种新型网络;因此,越来越多的研究者开始关注传感器网络时钟同步协议的研究与设计;通过回顾时钟同步的问题及传感器网络对时钟同步的需求,介绍了时钟的数学模型,并基于该模型讨论了时钟同步的3个重要概念:时钟漂移、时钟偏移和分组的传输延迟;之后简要阐述了3种专门为传感器网络设计和提出的典型传感器网络时钟同步协议.     

雷达测试系统中时钟分配单元设计

时钟分配单元是雷达数字阵列综合测试系统中的重要组成部分,为系统中的多通道数字T/R组件测试单元提供多路低相噪、高稳定度相参时钟。本文给出了基于PXI总线的时钟分配单元的详细设计方案,该设计方案具有稳定度高、相噪指标高等特点,能够满足测试系统的需求。