WCDMA智能选频直放站研制

为保证基站上行底噪,在WCDMA移动通信系统网络优化中,采用选频直放站的方案。阐述了WCDMA智能选频直放站实现方案,以及实现该方案的关键单元电路和直放站性能指标分析,给出了相应的实验结果。该系列直放站已用于中国电信杭州、苏州等地WCDMA实验网中。     

软件无线电中正交数字混频器的设计与硬件实现

由于DSP处理器等硬件水平的限制,目前的软件无线电实现方案大多采用数字上、下变频技术。正交数字混频是数字下变频器的首要任务。本文用EDA方法设计一个正交数字混频器,包括数控本振(NCO)和数字乘法器两部分。设计过程用到Altera 的参数化模型库(LPM),并用MAX PLUSII软件进行模拟仿真,最后在可编程器件FLEX10K上实现。     

基于DSPBuilder的数字下变频器的FPGA设计

数字下变频是软件无线电的核心技术之一。阐述了多级抽取结构数字下变频器的原理,介绍了系统级设计的新方法,利用系统工具DSPBuilder给出了数字下变频器的FPGA设计方法,讨论了各个抽取滤波器的性能要求。用双边带调幅信号(DSB)作为激励信号,给出了具体的仿真验证。     

具有自动电平控制的WCDMA直放站上行链路的研究与设计

提出了一种具有自动电平控制(ALC)的WCDMA直放站上行链路系统,详细地分析了系统的上下变频和自动电平控制的原理,并进行了系统级仿真。此系统具有通带内增益高、带外衰减大和输出功率稳定可调的优点。     

数控伺服电脑绗缝系统设计

论述了基于Windows下开发的数控伺服电脑绗缝机的系统设计.该设计使用ISA接口的数字IO卡进行伺服电机控制,采用了主轴变频器计算机串口控制的先进技术.本文还对数控伺服电脑绗缝机的硬件和软件上的关键技术进行了详细的阐述.     

FIR滤波器的软件仿真与硬件实现

FIR数字滤波器由于具有诸多优点,因而在数字信号处理中得到了十分广泛的应用.介绍了MATLAB环境下FIR数字滤波器的设计、仿真和基于TMS320VC5416DSP硬件平台的实现.详细描述了MATLAB软件平台下FIR滤波器的设计步骤和DSP硬件实现思路.并给出了软件仿真和硬件运行结果.     

基于VHDL的FIR低通数字滤波器设计与仿真

以FIR数字滤波器的设计为例,介绍了使用VHDL硬件描述语言进行数字逻辑设计的过程和方法,给出了在Quartus Ⅱ的集成开发环境下的相应VHDL代码,并且利用Quartus Ⅱ内部的仿真器对设计进行了脉冲响应仿真和验证。     

短波宽带阵列信号源的设计与实现

为了在实验室给宽带阵列信号处理设备的研制、维护提供一个较好的仿真环境,介绍了一种基于多片DSP芯片ADSP-TS201S和数字上变频器AD9857构成的宽带阵列信号源,模拟实现了最大带宽为4MHz的短波宽带阵列信号。主要包括系统设计方案、系统硬件设计和DSP软件设计等。     

基于FPGA的宽带数字接收机变带宽数字下变频器设计

基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点,实现了对输入中频信号的高效高速处理,同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。     

RU告警信息同步过程的设计与实现

基于循环上报和主动查询相结合的机制,设计了数字光纤直放站中RU的告警信息同步机制及具体方案,并且搭载嵌入式VxWorks操作系统,给出了具体的代码实现。测试结果表明,该系统功能完善,达到了设计目标,大大提高了数字光纤直放站的可靠性和稳定性,同时也非常利于对设备的维护。     

无线通信系统数字变频算法设计与实现

数字下变频是射频拉远单元（RRU）中重要组成部分。该文研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器、级联补偿滤波器、级联根升余弦滤波器的多级抽样频率算法。参考移动通信系统参数提出了一种基于Xilinx Spartan6系列FPGA XC6SL9-2CSG256数字下变频实现方案,实现了高速、高性能的数字下变频。完成了系统的软、硬件实现,并通过综合仿真与测试验证了系统的正确性。     

用MATLAB在FPGA芯片中实现数字下变频设计

数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用。该文研究了高倍抽取的数字下变频设计，重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。采用最新的设计软件Systemgenerator软件可以方便地在MATLAB中实现算法仿真并可生成FPGA芯片的下载文件，简化了设计流程，降低了开发成本和周期。提出了一种基于计算机ISA总线的系统验证方法。用Systemgenerator设计和仿真基于FPGA芯片的的硬件设计有效地验证了算法并降低了试验成本，是一种好方法。     

TM53202O实现的数字滤波器

本文叙述了一个由ＴＭＳ３２０２０实现的数字滤波器，对该滤波器的硬件结构与软件编程作了详细讨论。该滤波器由Ａ／Ｄ变换、数字滤波和Ｄ／Ａ变换三部分组成、ＴＭＳ３２０２０对Ａ／Ｄ转换器的采样采用内部定时器中断的方法，数字滤波使用功能很强的ＭＡＣＤ指令。     

GC5016的宽/窄带数字下变频系统设计

数字下变频是无线通信链路层的重要组成部分,宽带信号和窄带信号的下变频由于信号带宽不同而抽取因子不同,使得同时具有宽带和窄带信号的系统采用基于FPGA的系统很难实现。本文提出采用专用数字下变频率芯片GC5016同时实现宽带和窄带信号的变频;采用FPGA实现对宽/窄带数据的接收和存储,存储后数据使用高性能DSP芯片C6455实现对这些数据的处理。文中详细介绍了该系统的软硬件设计方法。     

基于FPGA的高效灵活性数字正交下变频器设计

数字正交下变频器DDC是数字接收机系统中的核心部件,其作用是将ADC数字化后输出的高速中频信号进行下变频、抽取降速和低通滤波,使之变为适合处理的基带信号。给出了DDC各模块在FPGA中高效实现的方法,并且利用嵌入式逻辑分析仪对系统加载板卡后的实时运行结果进行了测试分析。     

From switched-capacitors to digital filters

Digital filters have been realized with inexpensive reverse switched capacitors and expensive special purpose digital computers. Analysis shows that the semi-null inherent in any switched capacitor can be eliminated with an analog-to-digital converter realization which is intermediate in cost. The main emphasis is on band-pass filter realization by means of the overlapping spectra method and a preferred ordering of the cascaded filter sections. Band-rejection filter realization is considered for completeness.     

基于MATLAB的约束最小二乘法FIR数字滤波器设计

在数字信号处理领域中,无限脉冲响应数字滤波器(IIR)和有限脉冲响应数字滤波器(FIR)占有极其重要的地位。但是,IIR数字滤波器存在诸如稳定性难以保障以及相位的非线性等一些固有缺点,这使得具有线性相位等优点的FIR数字滤波器得到很好的发展。本文介绍基于MATLAB的约束最小二乘法FIR数字滤波器设计。包括约束最小二乘法基本原理和FIR数字滤波器设计思想以及相关MATLAB程序语言,并介绍MATLAB的SPTooL滤波器设计器及其应用。     

基于MATLAB的约束最小二乘法FIR数字滤波器设计

在数字信号处理领域中,无限脉冲响应数字滤波器（IIR）和有限脉冲响应数字滤波器（FIR）占有极其重要的地位。但是,IIR数字滤波器存在诸如稳定性难以保障以及相位的非线性等一些固有缺点,这使得具有线性相位等优点的FIR数字滤波器得到很好的发展。本文介绍基于MATLAB的约束最小二乘法FIR数字滤波器设计。包括约束最小二乘法基本原理和FIR数字滤波器设计思想以及相关MATLAB程序语言,并介绍MATLAB的SPTooL滤波器设计器及其应用。     

基于流水线技术的数字下变频器设计优化

数字下变频器(Digital Down Converter,DDC)是雷达数字接收机的重要组成部分,其功能是将数字化的雷达中频信号进行下变频至基带。DDC主要完成星载微波散射计的正交解调,滤波和降采样算法。出于星载应用对可靠性和芯片资源的要求,选择Actel基于FLASH技术的FPGA芯片,并采用基于流水线技术和简化的正交解调及分布式滤波的算法来实现DDC模块功能。     

高速上下变频FIR滤波器的FPGA设计

针对宽带WLAN收发器要求，在单片FPGA上设计实现了高速数字上下变频器和滤波器，其中滤波器为80MHz的40阶FIR滤波器，可以设定工作在上变频或下变频方式。为了对FPGA的资源占用量最小，以便实现片上系统(SoC)设计，充分利用了上下变频过程中I，Q数据流的特点，仅用一套滤波器运算单元分时复用对I，Q滤波，同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别。结果表明，位平面结构对逻辑资源的占用量仅是转置结构的一半。在FPGA上用位平面结构实现高速滤波器在资源占用量方面有明显优势。