面向裕量优化的高效时钟偏差规划和延迟提取

为了减少时钟偏差规划所需的时间,提出一种准线性时间复杂度的时钟偏差规划方法.该方法以整数来描述延迟大小的时钟偏差规划算法,限制每次对时钟延迟调整的步进至少为1,降低了算法的时间复杂度;改变了传统的预先生成完整的时序图作为算法输入的流程,采用一种新的增量式延迟提取策略为时钟偏差规划算法提取关键边的权重,减少了生成时序图所需要的时间.实验结果表明,采用文中方法进行时钟偏差规划的效率很高,对包含数千触发器的基准测试电路,其运行时间仅为数十秒.     

基于有用时序偏差的时序优化方法

提出了一种利用有用时序偏差来提高电路性能的方法,利用时钟偏差规划算法在时钟树综合之前对时序偏差重新调整规划,以提高电路的性能.使用ISCAS89作为实验对象来验证算法并进行了分析.     

给定偏差约束下的时钟布线局部拓扑构造优化算法

提出一种时钟树布线算法,在给定偏差约束下,采用新的匹配策略考虑偏差约束进行局部拓扑优化,优先匹配延迟目标大的结点,将其置于时钟树拓扑结构底层;结合缓冲器的插入,抑制了蛇行线的产生．实验结果表明,对使用过时钟偏差调度算法优化后的电路,该算法可在时钟布线阶段有效地减少时钟线网中连线与缓冲器的总电容．     

一种CDC信号滑动窗口时序分析方法

异步时钟域设计中CDC信号的时序分析及收敛是超大规模高频数字电路设计功能正确的重要保证。为了减少设计面积,提出了一种CDC信号滑动窗口时序分析方法,该方法在每种corner的每条CDC通路上单独设置适当的时序约束窗口进行时序计算与分析,有效避免了常用的固定约束分析方法由于约束条件过严导致的虚假时序违反及不必要的时序修复,而使设计面积增大的问题,减轻了CDC电路的后端设计工作量。在16 nm工艺下的实验结果表明,该方法在时钟树偏差较大时与固定约束分析方法相比显著节省了设计面积。     

基于随机配置法和输入端缩减技术的统计静态时序分析

在考虑工艺偏差影响的统计静态时序分析中,针对求解多个随机分布最大值(MAX)的关键问题,提出一种快速MAX算法.该算法将统计输入下的MAX问题转换为求解一组离散配置点上的确定性MAX问题,并用带权最小二乘来计算MAX输出多项式的系数;基于稀疏网格技术有效地减少配置点数,提出输入端缩减技术,进一步提高了MAX的计算效率.ISCAS85基准电路的实验结果表明,该算法较已有的二阶矩匹配算法和基于降维的随机Galerkin算法明显地提高了精度,且效率相当;与10000次蒙特卡罗的结果相比,中值和方差的相对误差基本小于5%,且有100倍的速度提升.     

片上偏差模型下Mesh结构时钟网络性能不确定性的分析

由于多驱动及回路特征使得Mesh结构时钟网络分析较为复杂,现有的定性或定量分析方法都难以针对具体Mesh结构设计寻求到准确的时钟不确定性约束,为此提出基于Mesh结构在片波动简化模型的时钟不确定性的遗传算法求解方法.首先将众多片上偏差源转化为单级延迟概率密度分布,然后进行多级传播叠加为Mesh结构末级驱动点延迟分布,进而缩减变量数目,合理分离时钟网络中树形结构和Mesh结构.在此基础上,借助遗传算法的全局趋优搜索能力来求解Mesh结构性能不确定性问题,以得到更为合理的时序裕量估算.与传统的蒙特卡洛分析方法及定性解析分析方法相比,基于65nm工艺的仿真实验结果证明了该方法的有效性.     

面向延迟和面积平衡的时钟网变线宽算法

在深亚微米下,变线宽技术是互连线优化的一种有效方法,针对时钟网布线,提出一种分布优化时延、面积和时钟偏差的变线宽算法,其中各阶段的优化是有机结合的,首先,提出一种基于敏感度的方法优化互连线树的延迟;而后在满足延迟约束的条件下,通过近似规划法使连线面积的增加最小;最后,为了确保时钟偏差小于给定的约束,进一步对时钟树枝宽度进行局部调整,实验表明,通过将基于敏感度的方法和较严格的数学规划方法结合起来可有     

SoC芯片STA的时钟约束问题研究

随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键.该文结合一款面向个人信息处理终端的SoC芯片探讨了静态时序分析（STA）流程中时钟约束的关键技术问题,对未来基于静态时序分析进行SoC芯片的优化设计有重要的参考价值.     

基于H .264/AVC解码芯片的静态时序分析约束设计

作为分析和验证电路时序行为的重要手段,静态时序分析（ STA）技术在深亚微米级ASIC设计中得到了广泛的应用,而正确的时序约束输入是时序分析工具给出正确结果的必要条件之一。文中在介绍 STA 原理的基础上,以一款H.264/AVC解码芯片为例,分析了解码芯片的时钟结构等时序信息,详细介绍了时钟定义、端口信号等关键时序约束,并重点介绍了PLL时钟偏差的约束设计。时序分析工具PT分析及与动态仿真的交叉验证的结果表明,解码芯片时序约束设计完整、正确。     

一种数据存储SoC芯片的静态时序约束设计

静态时序分析主要依赖于时序模型和时序约束，是数字芯片时序验证的重要方法，其中时序约束是用来描述设计人员对时序的要求，如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期，更快更好地完成静态时序分析。针对一款数据存储SoC芯片中的多时钟域异步设计要求，以及如何正确处理时序约束存在的问题，提出一种多分组异步时钟的全芯片时序约束，采用虚假路径、多时钟域分组、禁用单个寄存器多时钟分析设置等方法修复和优化设计规则、建立时间和保持时间违例，解决SoC存储芯片静态时序分析中的时序问题，保证所有时序路径正常满足时序逻辑功能要求，完成时序收敛，达到签核标准。     

接口时序一致性连续定量监测技术研究

为了解决电气系统接口时序一致性的长期连续定量监测问题,设计了一种基于对比测试的时序一致性监测系统。该系统通过建立时序参数的描述模型将时序约束统一为约束矢量并通过图形化界面输入,约束矢量包含时序参数的测点及约束条件。将理想时序周期内同一事件下各信号的逻辑值编为事件码并按事件先后顺序排列,以事件码序列为码型触发的模式序列,基于设计的DEW-BM算法捕获与模式序列匹配的目标数据序列并计算其中各时序参数的测量值,通过验证测量值是否满足约束不等式给出接口时序一致性的监测结果(Pass/Fail)。测试结果表明,监测系统能够正确捕获目标信号,时序一致性分析结果与理论期望结果一致,监测系统具有一定的正确性和通用性。     

基于曲线拟合的OFDM系统帧同步算法

提出了一种利用帧同步度量的几何特性进行统计判决的高性能帧同步算法。传统算法的帧同步位置通过同步度量的最大值判决获得,既没有极限运算也没有期望运算,缺少了统计平均且产生了方差。该文提出的算法对帧同步度量进行梯形曲线拟合,加入了极限运算和数学期望,并针对工程实现给出了低复杂度简化算法和复杂度分析。经过大量仿真实验证明,该算法的性能比Schmidl算法有明显改善,且复杂度要比其他同类算法低很多。     

一个基于确定性退火的时延驱动标准单元布局算法

提出了一个基于确定性模拟退火技术的时延驱动标准单元布局算法,实现在满足时延约束和宽高比约束的前提下优化版图面积,与基于一般的随机模拟退火技术的标准单元布局算法相比,该算法的运行速度快、布局效果较好。     

在Altera的FPGA中实现高速Link口的时序约束方法

在FPGA内部布线资源有限的情况下,将多路TS201 Link口的接口逻辑约束在FPGA固定的区域内并使它达到较高的传输速度,是一件很困难的事情。在Altera的FPGA开发中,正确地利用SDC(synop-sys design constraints)时序约束方法和TimeQuest时序分析器可以使这件事情变得容易。详细地讲述了在FPGA中对多路全双工Link口的接口逻辑进行时序约束的方法,并使Link口的传输速度达到300 MB/s。     

利用块几何约束及视差概率的立体匹配算法

为了解决倾斜表面或曲面的匹配问题,提出了一种基于图像分割块之间的几何约束和视差值的概率分布信息的视差估算方法。在一个全局能量函数中增加了图像分割块之间的几何约束项,通过计算匹配能量得到分割块的最优视差平面。为了确定可信像素和可信分割块,利用了视差的概率分布信息。同时,利用了分割块之间的几何约束和分割块内像素之间的约束来估计不可信像素点的视差值。用包含大视差范围、更多倾斜表面、曲面和弱纹理表面等典型图像对所建议的算法进行测试,实验结果表明,该方法对于存在倾斜表面和曲面的立体视差计算是有效的。     

Joint timing recovery and decoding algorithms for non-binary LDPC coded systems

In this paper, we present two joint timing recovery and decoding algorithms for non-binary low-density parity-check (LDPC) coded systems. To estimate the timing offset, the first algorithm utilizes the percentage of the satisfied check nodes (SCNs), while the second algorithm utilizes the soft decision metrics (SDMs). Both SCNs and SDMs are fed back from the LDPC decoder, which can be implemented by either the well-known q-ary sum-product algorithm (QSPA) or other low complexity algorithms, such as the X-EMS algorithms. Simulation results show that the proposed algorithms suffer from a little performance degradation compared with the perfect timing system. Simulation results also show that X-EMS algorithms aided by the timing recovery algorithm using SDMs outperform QSPA aided by the timing recovery algorithm using SCNs, but with a much lower complexity. This implies that the performance is mainly affected by the timing recovery algorithms.     

引入统计先验的人脸图像恢复

将人脸形状和纹理的统计先验作为约束，引入经典正则化图像恢复算法框架，并给出迭代求解算法；同时，定义了反映图像模糊程度的边缘活动度，并在迭代的每一步中计算图像的边缘活动度，以确定在迭代求解过程中人脸先验对解进行约束的程度．由于人脸统计先验的约束以及引入边缘活动度来指导迭代求解过程，避免了由经典恢复算法得到的结果中会出现的振铃波纹．对实验结果的分析和主观感受表明：文中算法在恢复质量和抗噪能力方面均取得令人满意的结果．     

移动环境下OFDM系统定时同步算法

针对移动环境TOFDM系统的定时同步问题,提出了一种解决算法。该算法基于0FDM系统的Preamble实现,包括定时捕获与定时跟踪两部分。同时,在考虑符号定时误差和样值定时误差的条件下,建立了OFDM系统的数学模型,分析了两种定时误差对系统接收性能的影响。最后阐述了定时同步算法的实施流程,给出了一种同步捕获位置和跟踪位置的判决方法,分析了门限值的设定对算法锁定精度的影响。仿真结果表明,所提出的定时同步算法具有同步精度高和易于实现的特点。     

一种SC-FDE系统中的定时捕获算法

介绍了单载波频域均衡(Single Carrier system with Frequency Domain Equalization,SC-FDE)系统中的定时同步问题,提出了一种新的定时捕获算法。算法仅使用一帧辅助数据就可以完成定时捕获,并对算法的可靠性进行了仿真。结果表明,该算法较好地解决了SC-FDE系统的接收端的定时捕获问题。     

基于统计地形特征的纹理检索方法

提出了一种利用图像函数图的信息来进行纹理描述的方法.图像函数图在三维空间中所形成的曲面形状看起来像地形地貌.提出的方法被称为统计地形特征,它首先用一个可变水平平面去切割图像函数的图可得到一些实体,然后从这些实体的几何和拓扑属性推导出4条特征曲线来描述纹理特征.在Brodatz和VisTex纹理集上的比较实验结果表明,统计地形特征的检索性能高于多维度自回归纹理模型、统计几何特征和离散小波变换等方法.