共查询到18条相似文献,搜索用时 78 毫秒
1.
2.
本文介绍数据库理论中重要的多值依赖,连接依赖和生成元组依赖及其蕴涵问题,同时给出了比较全面和新的研究进展。 相似文献
3.
块执行模型通过将串行程序划分成一系列可并行执行的指令块来挖掘应用中潜在的指令级并行性.访存延迟是阻碍块执行模型提高指令级并行性的主要因素之一,而数据预取技术在传统执行模型中可有效降低访存延迟,对块执行模型也同样具有较强的适应性.本文分析了在块执行模型中引入数据预取机制的可行性,并从cache命中率、访存指令的延迟等方面验证了数据预取在块执行模型中的作用,仿真结果表明数据预取可有效降低块执行模型中的访存延迟. 相似文献
4.
1 引言半结构数据是指区别于语音和图像文件等“原始数据”,具有一定程度的结构,又不像传统的数据库系统那样存在严格模式的数据。半结构数据广泛存在于各种电子数据源,特别是Internet当中。以WWW为例,其HTML文件格式本身就是由标签和锚点等结构单元组成的,因此文件中的数据常常具有明显的结构。但同时数据的结构又非常不规范,不符合传统数据库的要求,因此不能简单地应用现有的数据库技术和工具对其进行处理,需要研究和开发对半结构数据进行描述和处理的新技术、新工具。 相似文献
5.
6.
基于区域平均执行时间和数据依赖信息的可能并行区域识别 总被引:1,自引:0,他引:1
随着多核处理器逐渐成为处理器发展的新趋势,为了持续提高程序性能,必须并行执行应用程序.传统的自动并行技术能够很好地并行科学计算应用中的规则循环,但对于含有大量函数调用和指针引用的不规则程序,目前还不能有效地对其实施并行.针对这一现状,文中提出了基于区域平均执行时间和数据依赖信息的可能并行区域识别方法来对一些不规则程序实施高效并行,主要贡献如下:(1)自动识别程序中的多种并行性,不仅包括传统并行性分析中的循环迭代间的细粒度并行性,而且也包括传统并行性分析尚不能有效处理的循环体和函数调用点间的粗粒度并行性.对于程序中蕴含的众多并行性,文中基于区域平均执行时间实施收益分析来选择合适的并行区域实施并行;(2)自动识别可能并行区域间数据依赖关系的数量、类型以及导致数据依赖关系的程序变量.基于文中的分析结果,作者使用面向行为的投机并行系统(behavior oriented parallelism)对SPEC2006中的4个测试用例实现了并行化.并行化后的程序在Intel和AMD多核处理器上分别得到了300%和260%的平均性能加速. 相似文献
7.
数据依赖与异常数据分离-应用 总被引:2,自引:1,他引:1
数据在传递过程中,经常出现两类现象:一些被传递的数据在传递中发生部分数据元丢失;一些未知的数据元入侵到被传递的数据内。这两类现象使得被传递的数据出现“异常”。利用一个新的数学模型,给出两类现象的理论研究与应用。这个新的数学模型是P集合(packet sets) , P-集合是由内P集合XF(internal packet set XF)与外P集合XF (outer packet set XF)构成的集合对;或者,(XF,XF)是P集合。给出数据的F依赖、F依赖的概念与特性,提出数据的依赖定理,给出异常数据被分离的应用。数据依赖是P集合诸多应用特性之一。P集合是研究动态数据系统的一个新理论与新方法。 相似文献
8.
9.
软件过程模型的很多语义上的错误和歧义都是由数据依赖关系引起的,例化阶段数据依赖关系的研究,对过程的执行效率有很大影响.首先介绍了过程模型SPM,在其基础上,提出了数据依赖的概念,并给出一种活动-数据关系;然后通过对该关系进行分析,提出了保证过程模型实例语义合理的基本规则;最后应用有穷状态自动机理论,实现了保证这些规则的算法. 相似文献
10.
任何一个数据库都会存在不同程度的数据冗余和更新异常等问题,为从源头上减少数据库的数据冗余和更新异常等问题,在数据库的设计过程中应进行规范化。通过对数据依赖和规范化理论进行研究,比较二者之间的关系来说明数据库的规范化过程,并以实例来分析规范化过程。分析比较发现规范化过程的实质是消除不合理的数据依赖。 相似文献
11.
In this paper, we investigate the impact of instructions reissued due to misspeculated data dependences on processor performance. Recently, the practice of speculation in resolving data dependences has been studied as a means of extracting more instruction level parallelism. When a misspeculation occurs, it is necessary to revert the processor state to a safe point where the speculation is initiated, with an instruction reissue mechanism utilized for that purpose. The instruction reissue suffers less miss penalties than instruction squashing which handles misspeculated control flows in current generation processors, but causes redundant instruction dispatching, i.e. multiple copies of an instruction are in flight in functional units. The effectiveness of data speculation would be diminished, if reissued instructions caused serious structural hazards. Therefore, we evaluate how the instruction reissue affects processor performance using an execution-driven simulator. We find that overhead due to instruction reissue is sufficiently small so as to allow data speculation to contribute to processor performance. 相似文献
12.
目的 深度图像作为一种重要的视觉感知数据,其质量对于3维视觉系统至关重要。由于传统方法获取的深度图像大多有使用场景的限制,容易受到噪声和环境影响,导致深度图像缺失部分深度信息,使得修复深度图像仍然是一个值得研究并有待解决的问题。对此,本文提出一种用于深度图像修复的双尺度顺序填充框架。方法 首先,提出基于条件熵快速逼近的填充优先级估计算法。其次,采用最大似然估计实现缺失深度值的最优预测。最后,在像素和超像素两个尺度上对修复结果进行整合,准确实现了深度图像孔洞填充。结果 本文方法在主流数据集MB(Middlebury)上与7种方法进行比较,平均峰值信噪比(peak signal-to-noise ratio, PSNR)和平均结构相似性指数(structural similarity index, SSIM)分别为47.955 dB和0.998 2;在手工填充的数据集MB+中,本文方法的PSNR平均值为34.697 dB,SSIM平均值为0.978 5,对比其他算法,本文深度修复效果有较大优势。在时间效率对比实验中,本文方法也表现优异,具有较高的效率。在消融实验部分,对本文提出的填充优先级... 相似文献
13.
Chip-multiprocessor (CMP) architectures are a promising design alternative to exploit the ever-increasing number of transistors that can be put on a die. To deliver high performance on applications that cannot be easily parallelized, CMPs can use additional support for speculatively executing the possibly data-dependent threads of an application. For cross-thread dependences that must be handled dynamically, the threads can be made to synchronize and communicate either at the register level or at the memory level. In the past, it has been unclear whether the higher hardware cost of register-level communication is cost-effective. In this paper, we show that the wide-issue dynamic processors that will soon populate CMPs, make fast communication a requirement for high performance. Consequently, we propose an effective hardware mechanism to support communication and synchronization of registers between on-chip processors. Our scheme adds enough support to enable register-level communication without specializing the architecture toward speculation much. Finally, our scheme allows the system to achieve near ideal performance. 相似文献
14.
分支预测允许处理器并行执行分支之后的指令,由于其高准确率具有性能和功耗方面的双重好处,是一项重要的处理器优化技术. 根据分而治之的策略,返回地址栈(return-address stack,RAS )将过程返回类分支单独分出并予以预测. 其中,RAS利用过程调用和返回的后入先出规则,可通过猜测执行中调用栈的模拟准确预测返回地址. 但是,由于实际处理器猜测执行带来的错误路径污染,该结构需要通过恢复机制来保障所存储数据的准确性. 尤其在对面积资源敏感的嵌入式领域,设计者需要在准确率和恢复机制的开销间进行细致的权衡. 针对RAS存储中的冗余,通过溢出检测结合传统栈、持久化栈和后备预测3种预测方式,提出一种基于持久化栈的返回地址预测器——混合返回地址栈(hybrid return-address stack,HRAS),避免错误路径污染和对返回地址的冗余存储,从而有效降低返回误预测率. 与此同时,设计解耦传统栈和持久化栈,进一步降低其面积需求. 根据SPEC CPU 2000基准测试以及设计编译器的评估结果,HRAS可利用仅1.1×104 μm2的设计面积将过程返回的每千条指令误预测(MPKI)降至2.4×10−3 ,其误预测相比现有RAS可降低96%. 相似文献
15.
《International Journal of Parallel, Emergent and Distributed Systems》2012,27(1-2):73-82
ABSTRACT In this paper the parallel solution of a block diagonal bordered system of linear equations is presented. Block Gaussian elimination is used to solve the system, and the implementation of the concurrent algorithm is carried out using a general purpose harness for parallel execution called ExDaTa. This harness allows the execution of a data- and function-partitioned (MIMD) program to achieve flexible partitioning strategies and programming simplicity Numerical results are obtained and these are compared with standard implementations of the algorithm. 相似文献
16.
指令间的控制相关对处理器性能的影响比数据相关带来的影响更为严重.虽然转移预测能够提高处理器的性能,但不同转移指令的可预测性是不同的.置信度评估方案可被用来评测转移预测方案的可信度,该文利用误预测集群性,设计了DCR(Decrease Constant or Reset)置信度评估方案.仿真结果表明,DCR方案相对文献中的JRS方案和MDC方案,否定测试的预测值PVN分别提高29.5%和42.19%;特异性值SPEC分别提高0.53%和151.8%,从而更适合在多线程处理器的双路径执行时使用.最后,该文讨论参数变化对DCR方案性能的影响. 相似文献
17.
访存指令的乱序执行会导致存储相关性冲突。存储相关性预测技术能够减少相关性冲突,提升处理器性能。已有学术研究工作普遍存在硬件开销大、实现复杂度高的不足;商业处理器中的存储相关性预测技术虽然实现简单,但又存在不具有自适应性或不利于利用指令并行性等问题。设计了一种简单、高效的存储相关性预测器SMDP,它具有自适应、易实现、充分利用指令并行性等优点。实验表明,SMDP能有效提高处理器性能,在与实际处理器接近的较小指令窗口配置下,与盲预测机制相比,平均性能提高0.7991%,最高可达4.9225%。 相似文献