首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 31 毫秒
1.
DDR3SDRAM是第三代双倍数据传输速率同步动态随机存储器,DDR3具有高速率、低电压、低功耗等特点[1-2];在DDR3控制器的实际使用中,如何将用户需要存储的数据在DDR3中快速存储非常重要,如果数据被送到DDR3接口的速度低,则会影响DDR3的存储速度,同时影响DDR3的实际应用,因此,针对DDR3存储器设计存储控制有重要的意义[2];基于此设计主要分为低速读写控制与高速流读写控制,低速读写控制主要用于小数据量的操作,高速流读写控制主要用于批量数据的存储操作;此设计在FPGA上通过了大量数据读写的验证,证明数据存储的正确性;经过测试,在高速流读写模式下,DDR3存储控制设计的带宽利用率最大为66.4%;此设计在功能和性能上均符合系统总体设计的要求。  相似文献   

2.
为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题,设计了一种基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR3控制器,只需通过用户接口信号就能完成DDR3读写操作。DDR3用户接口仲裁控制模块将中断请求分成多个子请求,实现视频中断和图形中断的并行处理。帧地址控制模块确保当前输出帧输出的是最新写满的帧。验证结果表明,设计的DDR3存储管理系统降低了多端口读写DDR3的复杂度,提高了并行处理的速度。  相似文献   

3.
设计了一种有更高传输速率和更大带宽的存储模块来满足更高的数据存储需求。该设计采用Xilinx公司的UltraScale系列高性能芯片作为FPGA主控制模块,后续基于原有模块设计并外挂了4片容量为1 GB的DDR4内存芯片,结合片上DDR4控制模块实现对内存的读/写控制,通过FPGA内部集成的DDR4 SDRAM IP核进行例化核设计。通过实验验证,DDR4在300 MHz系统时钟频率下能够进行正确的读/写操作,无数据丢失,保证了高速率、大带宽数据的正常传输,证明该机制具有良好的可靠性及适用性。  相似文献   

4.
本文详细介绍了在 Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核实现高速率DDR3芯片控制的设计思想和设计方案。针对高速实时数字信号处理中大容量采样数据通过DDR3存储和读取的应用背景,设计和实现了适用于该背景的控制状态机,并对控制时序作了详尽的分析。系统测试结果表明,该设计满足大容量数据的高速率存储和读取要求。  相似文献   

5.
高存储深度是高端数字存储示波器的发展方向之一,应用DDR2存储器能够提高数字示波器的存储深度。本文中,设计并实现了采角IGbitDDR2的最大存储深度为256MB的深存储系统,作者介绍了利用MIG软件工具在Xilinx的Spartan一6系列FPGA中实现DDR2控制器的设计方法,详细叙述了其基本原理并给出了硬件测试结果。  相似文献   

6.
张钦  韩冀中 《计算机工程》2007,33(12):231-233
嵌入式环境中存储需求在不断地增长,越来越多的嵌入式系统采用高速存储单元支持系统运行以及大规模的数据存储。随着嵌入式存储系统的速度和容量的扩展,如何设计高速的存储系统成为需要研究的问题。该文从信号完整性的角度,以一种海量DDR存储系统设计为实例,利用信号完整性仿真方法,分析和探讨了适当的信号线终结方式和布线规则对信号完整性的影响。该方法适用于不同容量的高速存储系统设计和高速DDR2存储系统,实际应用表明了该方法具有良好的效果。  相似文献   

7.
DDR SDRAM存储器已经得到广泛的应用。本文详细分析了DDR SDRAM控制器的结构和关键技术,并介绍了基于Altera FPGA的DDR SDRAM控制器实现。我们在深入分析DDR存储控制器工作原理及其内部结构后,直接使用Altera公司提供的IP核,在QuartusⅡ5.0开发环境中调用MegaCore(Altera公司的IPcore),根据具体应用需求进行了DDR SDRAM控制器的设计并加以实现。  相似文献   

8.
设计了一种基于多片DDR3-SDRAM多BANK存储技术的传输系统,用于高速视频图像的传输。采用Camera Link总线技术用来接收视频图像数据,采用DDR3-SDRAM用来转存数据,对系统软件进行了搭建,对数据进行编码,并对DDR3-SDRAM多BANK存储进行仿真及分析。结果表明,DDR3-SDRAM多BANK存储技术可以有效地提高DDR3-SDRAM的工作效率,满足高速视频存储的需求。  相似文献   

9.
为解决高速数据采集系统中的数据缓存和传输速度瓶颈,设计并实现了一种基于光纤通道协议和DDR2 SODIMM存储的高速数据传输、存储系统。利用Stratix Ⅳ GX系列FPGA和QuartusⅡ中自带的DDR2 IP核以及高速收发器IP核,实现了PCI9056的本地接口、DDR2控制器、光纤通道协议和高速串行数据的转换发送,最终实现了数据的高速存储和传输。  相似文献   

10.
采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案.结合高速数据采集系统的设计要求,重点研究了一种DDR SDRAM控制器的FPGA实现方法,简要介绍了控制器设计中各个模块的功能,最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号