FPGA完成CVSD与PCM编码转换

详细介绍了使用可编程逻辑阵列（FPGA）实现CVSD与PCM编码转换的方法。根据FPGA在逻辑设计方面的优势,使用FPGA替代专用、小规模的CVSD编解码芯片,从而使电子系统的设计非常方便,并且系统功能上具有灵活的扩展性能。就CVSD编码原理及实现方式,以工程设计中的实例加以阐述,并提供了完善的解决方案。由于CVSD编译码器结构简单,单工传输收发无需位同步时钟,并且在误码率达到4％的情况下仍然可以正常使用,因而CVSD得到广泛的应用。在本设计中,编码转换使用流水线操作方式。在一片FPGA中可以同时实现多路编码转化,并且不占用过多的资源。     

基于FPGA的HDB3编解码器设计

分析了HDB3编解码原理,提出了一种适合于在现场可编程门阵列FPGA上实现的HDB3编译码器的硬件实现方案,在FPGA上完成了布局布线和时序仿真,最后给出了仿真和实验结果.结果表明该方案切实可行,编译码器运行稳定可靠,已用于实际项目中.     

基于Nios的通用编译码器的设计

提出了一种基于Nios的通用编译码器的设计,利用嵌入在FPGA中的Nios处理器,对多种编译码模块进行控制。详细论述了主要模块的设计和实现方案及整个系统的启动机制。该编译码器在通信原理教学实验系统中运行良好,体现了它的稳定性及可扩展性。     

BCH编译码器的FPGA设计及SoPC验证

针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。     

曼彻斯特编码技术在测井数据传输中的应用研究

基于曼彻斯特码编码技术文章提出一种适用于石油测井下行数据传输链路的设计方案。采用Verilog HDL设计的曼彻斯特编、译码器,在ALTERA公司的QuartusⅡ6．0软件平台上完成了仿真,并在FPGA器件上实现了硬件测试．最后下行数据传输链路的发送端和接收端在6km的电缆模拟器上完成了系统测试。通过计算机仿真和工程实现验证了该设计方法的正确性和实用性。     

基于自动编译码器的端到端无线通信系统FPGA实现

基于自动编译码器的通信系统是近年来无线通信的一个热门研究领域，如何将其部署在嵌入式设备中具有非常重要的实践意义。提出了一种基于自动编译码器的端到端无线通信系统的FPGA设计方案，在FPGA上部署基于自动编译码器的端到端无线通信系统，使用AD9361射频芯片作为射频前端处理模块，实现真正意义上的空中传输。并且对系统中的卷积神经网络设计了硬件加速方案，在卷积计算单元内进行并行性探索，设计了流水线架构，加速卷积运算。对于存储单元，采用双缓冲设计，利用乒乓操作，提高数据通信速率。实验结果表明，在不同的调制方式下，系统实测误块率与在瑞利信道下的仿真结果相接近。在误块率相当的情况下，与通用CPU Intel i5-9300相比，所设计的系统的网络推理速度提升了3.98倍。与英伟达1650 GPU相比，功耗约是它的0.18倍。     

基于FPGA的高速RS译码器设计

提出了一种基于RiBM算法的RS(255,223)高速译码器设计方案,并采用FPGA和VerilogHDL实现了该译码器。译码器采用三级流水线结构实现,其中关键方程求解模块采用RiBM算法,具有译码速度快、占用硬件资源少等优点。仿真结果验证了该译码器设计方案的有效性和可行性。     

结构化LDPC码的高速编译码器FPGA实现

提出一种高吞吐量、低复杂度、可扩展的非正则低密度校验(Low density parity check,LDPC)码准并行编码结构及译码结构及其实现方案,该编码结构和译码结构针对不同码长的非正则结构化LDPC码可进行相应扩展.通过对编译码算法,优化编译码结构进行调整,降低了编译码器硬件实现中的关键路径迟延,并采用Xilinx公司的Virtex-4 VLX80 FPGA芯片实现了一个码长10 240,码率1/2的非正则结构化LDPC码编码器和译码器.实现结果表明:该编码器信息吞吐量为1.878 Gb/s,该译码器在采用18次迭代情况下信息吞吐量可迭223 Mb/s.     

基于FPGA的基带信号编译码器设计与实现

数字基带信号的传输是数字通信系统的重要组成部分.在数字通信系统中,为使基带信号适合在基带信道中传输,必须选择合适的码型,AMI码是常选的码型之一.本文针对数字基带传输系统中AMI码的特点,采用基于CPLD/FPGA的VHDL语言,在Max+plusⅡ的编程环境中,仿真实现了AMI的编码器和译码器.实验结果表明,实现的AMI编、译码器简单、可靠,下载至芯片中能够方便地实现AMI码基带信号形成器.     

基于FPGA的DSC高速译码器设计及实现

采用易于FPGA实现的归一化最小和算法,通过选取合适的归一化因子,将乘法转化成移位和加法运算。在高斯白噪声信道下,仿真该译码算法得出最佳的译码迭代次数,并结合Xilinx XC7VX485T资源确定量化位数。然后基于该算法和这3个参数设计了一种全新的、高速部分并行的DSC译码器。该译码器最大限度地实现了译码效率、译码复杂度、FPGA资源利用率之间的平衡,并在Xilinx XC7VX485T芯片上实现了该译码器,其吞吐率可达197 Mb/s。