用CPLD/FPGA实现Nios II嵌入式系统配置技术

对Nios II嵌入式系统的特点和现有的配置技术进行了研究,设计了一种利用CPLD配置控制器实现加电时自动对嵌入式系统进行配置的新方案;该方案首先是Flash存储中读取配置文件信息,然后经过并串转换后对基于Nios ll的嵌入式可编程逻辑器件FPGA进行系统配置,同时该方案不仅极大地提高了系统性能和降低了总体成本,而且更方便于系统配置文件的升级。     

用CPLD和Flash实现FPGA配置

FPGA可以通过串行接口进行配置。本文对传统的配置方法进行了研究,并从更新配置文件的方法入手,提出了利用处理机通过网络更新的方法,给出了一个用CPLD和Flash对FPGA进行配置的应用实例。     

嵌入式GPS接收机系统的FPGA配置方法研究

给出了嵌入式GPS接收机系统的整体设计,重点研究了系统中FPGA的不同配置方法,提出了利用CPLD和Platform Flash、SPI Flash、Intel NOR Flash实现对FPGA进行不同配置的方法,详细分析了每种配置方法的特点,给出具体的硬件电路设计,并重点研究了利用Intel NOR Flash进行BPI配置的流程以及配置时应注意的问题。这些配置方式在研究的嵌入式GPS接收机系统中得到了成功的应用,而且也适用于其他的类似系统。     

基于Nios Ⅱ的嵌入式高速逻辑分析仪

文章介绍了如何在Cyclone芯片中嵌入和定制NiosⅡ软处理器,嵌入触发模块、数字锁相环和数据缓存模块,从而设计高速逻辑分析仪.分析仪能够采集速率高达50MBs的8路逻辑信号,并用LCD显示波形.也能够与PC机实时通信和数据传榆,用PC机完成对所测逻辑信号的存储、处理和显示.     

用CPLD实现单片机读写模块

介绍实现单片机与Xilinx公司XC9500系列可编程逻辑器件的读写逻辑功能模块的接口设计,以及Xilinx公司的XC9500系列可编程逻辑器件的开发流程。     

用CPLD实现单片机读写模块

介绍实现单片机与Xilinx公司XC9500系列可编程逻辑器件的读写逻辑功能模块的接口设计,以及Xilinx公司的XC9500系列可编程逻辑器件的开发流程.     

一种新的嵌入式系统通信接口的FPGA实现

指出当前嵌入式系统内器件间通信存在的问题。介绍一种新颖的嵌入式系统互连通信方式:RapidIO。论述了RapidIO端点器件的FPGA实现,包括RapidIO逻辑层、传输层、物理层的设计方案和功能。本文设计的RapidIO通信接口模块可与用户研发的FPGA应用程序无缝粘合,满足高性能嵌入式系统中芯片间高速交换数据的要求,较传统的共享式总线的接口方式,具有更低的器件间耦合度和更高的数据传输速率;较其他10 Gb/s级互连技术,更适合高性能嵌入式系统应用。     

基于MCU+FPGA架构的智能数据采集系统

数据采集网络系统由许多实现不同功能的采集节点组成,由于系统的复杂性设计这样一个数据采集网络系统往往很困难。论文介绍一种基于MCU＋FPGA架构的智能数据采集苦的通用结构和几个相应扩展模块,实现了采集速度范围广泛的数据采集、数据存储、数据分析和数掂传输等功能,能根据实际要求灵活地实现各种通讯接口,具有上电自功配置和远程配置等功能。重点对通用结构和ICR（In—Circuit Reconngurability）配置电路设计进行了介绍。     

用复杂可编程逻辑器件的嵌入式阵列实现逻辑设计

描述了复杂可编程逻辑器件FLEX10K10中的嵌入式阵列块EAB的基本原理，分析了如何用多个EAB实现更大规模的乘法器，并且对并行乘法器和时域多选乘法器两种实现方案进行了对比验证。     

基于FPGA的数据包分类研究

随着Internet规模的不断扩大和应用技术的不断进步,越来越多的业务需要对数据包进行实时快速的分类.可编程片上系统（SOPC）的设计是一个崭新的富有生机的嵌入式系统设计研究方向.在阐述可编程逻辑器件特点及其发展趋势的基础上,探讨了智力产权复用理念、基于嵌入式处理器内核和XilinxFPGA的SOPC软硬件设计技术,介绍了基于Internet的可重配置逻辑（IRL）技术并提出了设计实现方法.     

用CPLD实现PCI总线目标接口

对PCI总线接口设计进行了综述，对目前实现PCI接口的两种方式（采用可编程逻辑器件和专用芯片）进行了性能及设计复杂程度的比较，提出了一种利用高速CPLD实现PCI总线目标接口的设计方案。     

CycloneⅡFPGA和NiosⅡ嵌入式处理器具有低成本性能优势

Altera在其业内领先的低成本Cyclone FPGA系列和Nios软核嵌入式处理器成功的基础上,现在推出了第二代产品系列。Cyclone Ⅱ器件为用户提供更高的逻辑密度和新增硬件性能,比第一代产品成本降低了30％。这些新器件比同类竞争FPGA的价格低50％,而速度却提高了50％。此外,Nios Ⅱ软核嵌入式处理器比最初的Nios处理器功能更强大,而占用的逻辑单元(LE)更少。     

基于EDA技术的CPLD/FPGA应用前景

本文指出基于EDA的CPLD／FPGA的应用和技术推广将是我国未来电子设计发展的主要方向。     

MCS-51单片机与FPGA接口逻辑设计的VHDL实现

本文阐述了单片机和现场可编程门阵列FPGA各自的特点，指出在波形发生器设计中两者相结合设计的优势和在设计中所遇到的接口逻辑设计这个难点，详细给出了接口逻辑设计的VHDL程序。通过该接口程序设计，实现了单片机技术和EDA技术相结合，从而实现了所要求波形发生器的设计。     

用CPLD实现线阵CCD的驱动

介绍了用复杂可编程逻辑器件(CPLD)设计线阵CCD驱动脉冲的方法,用一片XC9572设计出TCD1501D正常工作所需的驱动波形.     

FPGA在实时嵌入式微机数据采集中的应用

比较了常规的模拟量和数字量数据采集,给出了一个用现场可编程门阵列（FPGA）实现的实时嵌入式微机数据采集系统的软件/硬件设计方法,将部分软件的功能改由硬件实现,从逻辑上大大简化了嵌入式软件的设计。     

RS-CC的级联编码设计及其嵌入式FPGA实现

分析了802.16e无线通信系统,针对设计过程中经常出现的数据信息不同步问题,提出了一种基于RS(64,48,8)+CC(2,1,7)+交织的级联编码设计方案.该方案利用功能模块化的设计理念,达到了在不增加译码复杂度的情况下实现有效而可靠的通信.通过将各级编解码模块化,利用FPGA技术实现了整个级联纠错编译码系统.实验结果表明,模块化的FPGA嵌入式设计不仅提高了系统的稳定性,还大大缩短了开发周期.     

用ARM和FPGA实现无线局域网的安全接入

无线局域网安全标准的发展对AP(access point)实现提出了更高的要求.本文通过分析几种新型WLAN安全标准的特点,设计了一种基于Samsung公司的S3C2510微处理器的硬件系统,用于实现WLAN的安全接入.针对AP系统密码运算能力不够的瓶颈,在硬件系统中增加了密码协处理器.该密码协处理器用FPGA芯片实现,具有良好的可扩展性,较好的解决了这个问题.     

用ARM和FPGA实现无线局域网的安全接入

无线局域网安全标准的发展对AP(accesspoint)实现提出了更高的要求。本文通过分析几种新型WLAN安全标准的特点,设计了一种基于Samsung公司的S3C2510微处理器的硬件系统,用于实现WLAN的安全接入。针对AP系统密码运算能力不够的瓶颈,在硬件系统中增加了密码协处理器。该密码协处理器用FPGA芯片实现,具有良好的可扩展性,较好的解决了这个问题。     

用PowerPC860实现FPGA配置

介绍如何用PowerPc860(MPC860)进行FPGA（Xilinx的Virtex-II系列）的配置，给出进行PFGA配置所需的详细时序图和原理图。本配置基本原理对其它FPGA的配置也适用。