ABC95阵列机的FPGA实现及其优化

ＡＢＣ９５阵列机是１６个节点组成的ＳＩＭＤ并行在用ＦＰＧＡ设计实现此机器时的主要问题是ＦＰＧＡ利用率太低。介绍几种优化手段,将ＡＬＵ、乘法器和译码器都用ＦＰＧＡ实现。这样减少了系统各模块之间的连线数,达到了提高ＦＰＧＡ利用率的目的。     

ABC95阵列机系统软件的研究与实践

本文以通用计算机系统软件为基础,对专用阵列计算机ＡＢＣ９５的系统软件进行探讨与实践,它根据ＡＢＣ９５阵列机体系结构的特点,对通用计算机的系统软件进行适当的修改和扩充,并在保持主机操作系统框架及高级程序设计语言不变的基础上,着重研究了主机－目标机之间的接口软件和目标机的程序设计环境和执行环境．这种借助现有软件为专用机开发系统软件的方法,大大地简化了问题处理,缩短了系统的开发周期．     

阵列机在星载SAR成象系统中的应用

阵列机以其并行处理技术和流水线技术适应ＳＡＲ成象处理的向量特性及大量浮点运算特性。本文主要介绍阵列机在ＳＡＲ成象中的应用及在国内首次研制成功的阵列机ＳＡＲ成象处理器。     

阵列机在星载SAR成象系统中的应用

阵列机以其并行处理技术和流水线技术适应ＳＡＲ成象处理的向量特性及大量浮点运算特性。本文主要介绍阵列机在ＳＡＲ成象中的应用及在国内首次研制成功的阵列机ＳＡＲ成象处理器。     

基于FPGA的阵列信号数据采集系统

针对阵列信号数据采集系统设计要求具有幅相一致、速度快、大数据量的特点,设计了一种基于FPGA的阵列信号数据采集系统。该系统以同步采样A/D转换器为核心,配合基于FPGA的控制单元,完成128路阵列信号同步采样功能。同时采用88E1111作为网络PHY芯片,完成与上位机之间的千兆位UDP通信,实现大数据量高速传输功能。经测试,系统实现了对128路阵列信号的采集与传输,具有良好的幅度一致性、相位一致性以及快速、稳定的特点。     

FPGA的eMMC嵌入式阵列存储系统设计

本文实现了一种嵌入式阵列存储系统,以具有体积优势、性能优势以及价格优势的eM M C嵌入式多媒体卡为存储介质,基于FPGA使用硬件逻辑实现读写控制器,并给出软件仿真以及硬件测试结果。同时控制8片存储芯片扩展容量,在速度提高方面使用了GTX高速收发器。和单片存储系统对比,本设计系统具有海量存储、高速读写等特点。     

基于高性能SOC FPGA阵列的NVM验证架构设计与验证

新型非易失性存储器(non-volatile memory, NVM)技术日渐成熟,延迟越来越低,带宽越来越高,未来将不仅有可能取代以动态随机存储器(dynamic random access memory, DRAM)为代表的易失型存储设备在主存中的垄断地位,还有可能取代传统Flash和机械硬盘作为外存服务未来的计算机系统.如何综合各类新型存储的特性,设计高能效的存储架构,实现可应对大数据、云计算所需求的新型主存系统已经成为工业界和学术界的研究热点.提出基于高性能SOC FPGA阵列的NVM验证架构,互联多级FPGA,利用多层次FPGA结构扩展链接多片NVM.依据所提出的验证架构,设计了基于多层次FPGA的主从式NVM控制器,并完成适用于该架构的硬件原型设计.该架构不仅可以实现测试同类型多片NVM协同工作,也可以进行混合NVM存储管理方案验证.     

基于FPGA的阵列感应测井数据采集系统设计

针对井下高温、高压的恶劣环境,井下数据采集系统的准确、稳定的工作是一个重要问题;数据采集系统具有8个主数据采集通道,每个通道最高支持2MSPS的采样率;以现场可编程门阵列FPGA为核心处理器,实现系统的逻辑控制以及正交解调处理;选用高性能、高可靠性的CAN总线完成本系统与上位机的数据传输;指出了系统设计中需要注意的问题,并且讨论了其中关键部分的具体实现;经过实际测试验证,本系统设计正确合理,工作稳定,达到了设计要求。     

ISE集成开发环境下基于FPGA的数字设计

详细介绍了在Xilinx公司ISE集成开发环境下，利用各种集成工具和第三方软件进行FPGA设计的过程和方法。然后通过一个具体的实例，介绍了利用VHDL硬件编程语言，通过构造查找表来实现正弦函数的数字设计方法，并给出了相应的仿真结果。     

基于FPGA的图像处理电路的设计与实现

以FPGA为平台,设计了灰阶变化、图像压缩、边缘检测等图像处理电路。与传统的设计方法相比较,本设计不仅具有FPGA电路特有的开发周期短、设计效率高、扩展性和升级性良好、设计灵活等特点,而且由于系统采用硬件电路实现,因此在图像处理的速度上具有明显的优势。     

基于FPGA的流量的测量接口电路设计

对流量及其数据传输机制进行了说明,提出了用单片FPGh对流量的输出值进行处理的解决方法,大大提高了流量的精度。这种方案可使整个系统仅由FPGA、传感器电路及少许外围电路构成,而不再需要单片机和复杂的外罔电路,使接口电路大为简化,系统的可靠性高且易于维护。仿真试验表明,FPGA流体测量接口电路的设计方法是实际可行的。     

基于FPGA的IFFT处理器设计

通过分析FFT的Cooley-Tukey算法,导出相应的IFFT算法。采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核定制FFT功能,分别使用Quartus Ⅱ和VHDL开发工具验证实现。     

基于FPGA的DDS研究与设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,通过EDA开发软件,在线编译DDS信号源设计文件到FPGA开发板上,得出一个频率、相位可调的止弦信号发牛器系统模块.经过设计和电路测试,输出波形达到了技术要求.基于FPGA的DDS信号源,只要改变存储波形信息的ROM数据,就可以灵活地实现任意波形发生器.     

基于FPGA的数论变换算法及应用的研究

本文介绍了数论变换及其一些基本特性;讨论了数论变换中的快速算法和较长序列变换等重要问题,并给出了解决方案。进一步论证了基于FPGA实现数论变换的可行性及其在数字信号处理应用中优势所在;最后设计出了基于FPGA的基本数论变换的实现并基于此实现了快速卷积运算器。     

基于FPGA的生命探测仪算法研究与系统设计

给出了一种基于FPGA的生命探测信号处理系统的设计方法。从理论上研究了生命探测仪的算法及其软硬件系统。其中在FPGA软件设计中利用模块化的思想方法分别设计了FIR滤波器、异步FIFO、UART、电池监控、功能控制等功能模块。最后完成人体特征信号和体动信号的分析与提取,实现了非接触情况下生命探测与发现。相对于传统的生命探测仪,该设备具有体积小,功耗低,操作简单,携带方便等优点,特别适用于野外和战场生命探测等应用场合。     

基于FPGA的高速硬件防火墙报文检测系统设计

在这篇论文中,我们介绍了一个基于FPGA的网络报文处理硬件平台并且分析了一种基于硬件的防火墙报文检测系统结构。目前的基于软件的防火墙计算量非常大并且不能够满足现代网络带宽的需要。而基于硬件的技术是加速网络处理的一个理想的办法。文章着重介绍了基于FPGA的IP报文过滤处理模块设计,它是基于硬件防火墙的核心处理部分。过滤处理采用关键字匹配策略的重要特征是利用CAM作为处理单元。CAM可以在超过2Gbps的速度下进行线速的入侵检测报文查找。     

基于FPGA的数字下变频器设计

本文设计和实现了基于FPGA的数字下变频器DDC,用于宽带数字中频软件无线电接收机中。采用自上向下的模块化设计方法,将DDC的功能划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。这样做比传统ASIC数字下变频器具有更好地可编程性和灵活性,从而满足不同的工程设计需求。     

可重构加密引擎设计及FPGA实现

针对网络安全加密系统中安全能力弱、开发成本高和实时能力差等问题,提出了一种基于FPGA的可重构加密引擎的设计方案,在详细论述了该加密引擎的总体设计结构的基础上,分析了FPGA实现中关键技术的解决方法。通过实验仿真表明：该引擎可以有效地提高FPGA器件的可重构性能,可重构资源比可以达到0.78,因此,该引擎在今后的嵌入式安全产品开发方面具有很好的速度和可重构应用前景。