首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 15 毫秒
1.
异步FIFO的Verilog设计   总被引:1,自引:0,他引:1  
介绍异步FIFO的基本结构和工作原理,分析异步FIFO的设计难点及其解决办法,在传统设计的基础上提出一种新颖的电路结构,用verilog描述并对其进行综合仿真并在FPGA上实现,得到较好的性能.  相似文献   

2.
介绍了异步FIFO在Camera Link接口中的应用,将Camera Link接口中的帧有效信号FVAL和行有效信号LVAL引入到异步FIFO的设计中。分析了FPGA中设计异步FIFO的难点,解决了异步FIFO设计中存在的两个关键问题:一是尽量降低电路中亚稳态的出现概率;二是如何产生空、满等相应的控制信号。为Camera Link接口提供了稳定的视频数据及控制信号。  相似文献   

3.
异步FIFO中存储单元的分析设计   总被引:2,自引:0,他引:2  
从异步FIFO的一般结构人手,重点对异步FIFO中的双端口RAM存储器进行了分析,深入研究了存储单元的读写工作原理,以此得出各单元管子参数设计的尺寸要求以及管子单元比(CR),并根据0.35 μm CMOS工艺设计出了1 k×9 bit的异步FIFO,其读取速度约为10 ns.  相似文献   

4.
从异步FIFO的一般结构入手,重点对异步FIFO中的双端口RAM存储器进行了分析,深入研究了存储单元的读写工作原理,以此得出各单元管子参数设计的尺寸要求以及管子单元比(CR),并根据0.35μm CMOS工艺设计出了1k×9bit的异步FIFO,其读取速度约为10ns。  相似文献   

5.
基于FPGA的异步FIFO设计与实现   总被引:7,自引:2,他引:7  
熊红兵  陈琦 《微计算机信息》2006,22(17):216-218
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构,使得系统具有良好的可扩充性。  相似文献   

6.
异步FIFO是一种先进先出电路,可以有效解决异步时钟之间的数据传递。通过分析异步FIFO设计中的难点,以降低电路中亚稳态出现的概率为主要目的,提出了一种格雷码计数器的技术,通过仿真验证,有效地实现了异步FIFO控制器的设计。该设计将大大提高工作频率和资源利用率。  相似文献   

7.
基于FPGA的异步FIFO设计   总被引:5,自引:0,他引:5  
张维旭  贺占庄 《微机发展》2006,16(7):168-170
在现代集成电路设计中,一个系统往往包含了多个时钟,如何在异步时钟间传递数据成为一个很重要的问题,而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件,文中介绍了一种基于FP-GA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。  相似文献   

8.
异步FIFO的设计与验证   总被引:7,自引:0,他引:7  
多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面积大、工作频率低。针对这些问题,文章提出了一种新的异步FIFO设计方案,它改进格雷编码电路,提高异步FIFO的工作频率,用先比较读写地址产生空满标志,再同步到相应时钟域的方法避免使用大量的同步寄存器,减小面积空间。EDA综合及FPGA验证的结果均表明,改进后异步FIFO的性能有了显著提高。  相似文献   

9.
一种异步FIFO的设计方法   总被引:8,自引:0,他引:8  
罗昊 《电子技术应用》2004,30(8):70-71,74
使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法,设计功能正确的FIFO会遇到很多问题,探讨了两种不同的异步FIFO的设计思路。两种思路都能够实现功能正确的FIFO。  相似文献   

10.
王淼  宋晗 《微处理机》2004,25(4):7-9
本文提出了一种用FPGA芯片实现异步FIFO的方案,重点强调了异步FIFO握手信号FULL、EMPTY的设计,并用VHDL语言给以实现。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号