用于天文观测的CCD相机系统研究

详细介绍紫金山天文台红外实验室开发的CCD相机系统的软硬件设计。根据柯达CCD芯片KAF-0401LE的时序要求,用复杂可编程逻辑器件(CPLD)实现了CCD的时序;采用相关双采样技术降低探测信号噪声;用89C51作下位机控制,通过RS232与上位计算机通信;系统控制软件采用Visual C 编写。     

CCD时序驱动电路的设计

针对L3Vision CCD图像传感器,提出了时序驱动电路的设计方法.在分析CCD时序工作原理的基础之上,采用CCD驱动芯片EL7212和EL7155,完成了成像区、存储区和水平读出寄存器所需时序驱动电路的设计.仿真与实验结果表明:所提出的方法完全满足CCD各项驱动时序的要求.     

基于FPGA的线阵CCD驱动时序发生器设计

在分析TOSHIBA公司的TCD1702C型线阵CCD驱动时序关系的基础上,结合现场可编程门阵列FPGA器件和VHDL硬件描述语言,采用QuartusⅡ3.0软件平台与仿真环境,设计了可调节曝光时间的CCD驱动时序发生器,并阐述了其逻辑设计原理。     

外姿态测量系统中CCD驱动时序的设计及实现

为了精确地采集线阵CCD数据,设计了线阵CCD的驱动时序.利用复杂可编程逻辑器件(CPLD)的可编程性和Verilog HDL语言的灵活性,设计了线阵CCD驱动脉冲时序,并采用Quartus Ⅱ软件进行仿真和硬件试验的双重验证.试验结果表明,该设计满足线阵CCD驱动时序的要求,可移植性好、通用性高,具有较高的使用价值.     

基于FPGA的行间转移面阵CCD驱动电路设计

针对Kodak公司的前照明行间转移型面阵CCD KAI-0340,对其驱动要求进行详细的分析,设计满足CCD所需偏置电压的供电模块;搭建CCD时序脉冲驱动器电路;利用Xilinx公司的可编程逻辑器件XC2S150来设计CCD的驱动时序.实验表明,设计的CCD驱动电路可以满足CCD KAI-0340的各项驱动要求.     

FPGA中低噪声CCD时序驱动电路设计

在分析Toshiba公司TCD1209D型CCD工作原理的基础上,分析了驱动时序的关系,详细介绍了驱动电路的设计和实现方法.用Verilog语言设计了TCD 1209D的驱动时序控制电路;选用CyclonelⅣ系列FPGA器件,使用QuartusⅡ软件对设计电路进行了功能仿真,实现了TCD1209D的高速时序驱动;在CycloneⅣ芯片平台上测试了TCD 1209D的实际输出信号.实验结果显示,CCD信号噪声较小,验证了所设计驱动电路的可行性,确定了相关双采样的时刻和位置,为小型CCD测量系统的设计提供了有益参考.     

高分辨高灵敏度CCD图像传感器驱动时序设计

在分析面阵CCD图像传感器结构和驱动时序基础上,针对高分辨率高灵敏度ICX694ALG大面阵CCD图像传感器,研究其驱动时序发生器;以现场可编程门阵列(FPGA)作为硬件平台,通过Verilog HDL硬件描述语言对该驱动时序发生器进行了硬件描述,采用ISE软件进行功能仿真,并针对XILINX公司的可编程逻辑器件XC3S1000进行了硬件适配;仿真测试表明,FPGA驱动时序发生器能够满足高分辨高灵敏ICX694ALG大面阵CCD图像传感器驱动要求,达到了设计要求。     

基于CCD场输出模式下成像系统设计

采用SONY行间转移型面阵CCD ICX415AL作为传感器件,设计了一种新型的CCD成像系统,成像系统采用CCD信号专用芯片CXA1310AQ进行信号处理.使输出信号满足模拟信号PAL/CCIR标准,可以采用电视机或者配有视频卡的计算机作为显示终端.在介绍CCD ICX415AL的结构和特点的基础上,完成了时序电路和驱动电路的设计,CCD工作模式为场输出模式,可以理解为垂直方向的binning技术,并采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比,整个系统采用现场可编辑门阵列作为核心器件,通过自上而下的模块设计.完成了CCD驱动时序,数据采集时序控制和视频信号简单处理.     

高速图像传感器VCCD512H驱动时序设计

介绍了一种面阵CCD图像传感器VCCD512H,分析了其驱动时序信号,选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用原理图和可视化硬件描述语言(VHDL)相结合的方法设计了其驱动时序,针对Xilinx公司的可编程逻辑器件XC9572进行适配,采用EDA软件对所设计的时序进行了仿真.仿真结果表明,该驱动时序的设计是正确的,可以满足CCD工作驱动要求.     

CCD时序电路与数据缓存器的一体化设计

在分析了Samoff公司的VCCD512H面阵型CCD图像传感器驱动时序关系的基础上,结合某CCD相机电子系统的总体要求,完成了基于FPGA驱动时序发生器与数据缓存器的一体化设计.选用Xilinx公司的XQ2V3000系列FPGA作为硬件设计平台,运用VHDL语言对驱动时序电路和数据缓存子系统进行了描述,并采用Alter公司的Ouartus Ⅱ集成设计软件对设计进行了RTL级仿真及配置.仿真结果表明,所设计的基于FPGA一体化时序与数据缓存子系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机控制系统进行可靠的串行通信,从而检测和控制相机的工作状态.