软件测试工程化的研究和实践

软件测试是保证软件产品质量的一种重要手段,软件测试工程化的管理对于提高软件测试效率、保证软件测试质量具有重要的作用.根据工程化管理的思想,分别对软件测试模型、测试人员要求、测试生命周期、软件问题管理和测试辅助工具等软件测试相关要素的工程化要求进行了研究,提出了一种实用有效的软件测试工程化管理方案,并结合一个具体的软件项目,描述了该软件测试工程化管理方案的成功应用情况.     

基于数据驱动的软件自动化测试框架

为了提高软件测试自动化程序的可复用性，以及在系统、产品以及数据方面的独立性，在对几种基本的软件测试框架进行研究的基础上上，结合在实际的项目中的软件自动化测试的实践，提出一种基于数据驱动的自动化测试框架（TAF）。分析了软件测试以及软件测试自动化的现状，阐述了软件测试自动化框架的策略目标、关键的成功因素，以及5种基本的软件自动化测试框架。最后提出新的软件自动化测试框架。     

基于数据驱动的软件自动化测试框架

为了提高软件测试自动化程序的可复用性,以及在系统、产品以及数据方面的独立性,在对几种基本的软件测试框架进行研究的基础上上,结合在实际的项目中的软件自动化测试的实践,提出一种基于数据驱动的自动化测试框架(TAF)。分析了软件测试以及软件测试自动化的现状,阐述了软件测试自动化框架的策略目标、关键的成功因素,以及5种基本的软件自动化测试框架。最后提出新的软件自动化测试框架。     

基于软件缺陷知识的测试框架研究

通过对软件测试框架的研究,给出了测试框架表述的三层模型,并从研究解决的软件测试问题域出发,提出基于缺陷知识的测试框架,具体阐述了该测试框架的三层模型,并且实现了基于缺陷知识的静态分析和灰盒动态测试技术。该测试框架为后续测试技术的研究提供了整体的理论支持。     

Web应用程序的一种功能自动化测试模型与实现

Web应用程序相比于传统的应用程序有其自身的特点，对软件测试提出了新的要求。该文针对Web应用程序的特征，提出了一种Web应用程序的测试框架，形成了一套规范化、易操作、可扩展的测试流程；并在该框架的基础上讨论了一种实现技术，开发出了相应的Web应用程序功能自动化测试的工具。该工具在实践中被证明是有效的，能及时发现Web应用程序中的错误，使迭代开发过程中的回归测试变得简单而方便。     

软件测试模型的探讨

软件测试是软件工程的一个阶段,也是保障软件质量必不可少的重要一环。软件测试模型是软件测试的工作框架,用于指导软件测试过程。本文在深入研究各种综合测试技术的基础上,通过对比分析各种主流的测试模型,提出了一种新的软件测试模型,包括静态测试、动态测试,测试评估等活动,把这些活动嵌入到软件开发的整个生命周期,能更好地规划软件开发和测试等一系列活动,提高了软件生产效率及其质量,该模型还适合于迭代开发。     

软件测试模型分析与研究

软件测试是确保软件质量的重要措施,而软件测试模型是指导软件测试的框架.对测试模型具备的要素及当前软件测试模型进行了介绍.并对测试模型的特征进行了分析和研究,阐述了各个模型的优缺点,并提出了迭代开发测试模型.     

基于状态的增量式类测试策略SITS

基于状态的测试是面向对象软件测试的一个重要方面。本文在FREE状态测试模型的基础上，提出了一种基于状态的增量式类测试策略。首先提出了一种全面测试基类的显式、隐式行为的测试策略；然后在进行面向对象软件测试时，对于子类的测试，加入增量式测试的思想，以简化测试实例的数量及测试执行时间；最后对SITS策略的测试实用性进进行了概括性总结。     

用于k测试的BIST测试向量生成器

检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA)，来构造产生测试向量对的BIST模块。实验证明，该方法用于瞬态电流测试是有效的。     

用于k测试的BIST测试向量生成器

检测CMOS电路中的开路故障通常需要使用测试向量对。内建自测试(BIST)作为一种有效的测试技术可以大大降低测试开销。本文采用一种具有规则性、模块化和层叠结构的自动控制单元(CA)，来构造产生测试向量对的BIST模块。实验证明，该方法用于瞬态电流测试是有效的。     

软件内建自测试中模板内容的研究和实现*

软件内建自测试是软件测试和可测性设计研究领域中的一个新概念,其思想来源于硬件内建自测试BIST(BuildinSelfTest)。软件内建自测试为程序员提供一套预先设计好的模板,由模板对所编写的程序植入测试信息,实现软件内建自测试以解决软件测试难的问题。模板是软件内建自测试系统的基石,其内容关系到整个系统的性能和效果。具体讨论了模板的实现,根据软件故障模型对代码进行改装,从而减少程序出错的概率,同时为软件内建自测试系统中测试用例的生成提供了更丰富的信息。     

Design-for-Testability Features and Test Implementation of a Giga Hertz General Purpose Microprocessor

This paper describes the design-for-testability(DFT) features and low-cost testing solutions of a general purpose microprocessor. The optimized DFT features are presented in detail. A hybrid scan compression structure was executed and achieved compression ratio more than ten times. Memory built-in self-test(BIST) circuitries were designed with scan collars instead of bitmaps to reduce area overheads and to improve test and debug efficiency. The implemented DFT framework also utilized internal phase-locked loops(PLL) to provide complex at-speed test clock sequences. Since there are still limitations in this DFT design,the test strategies for this case are quite complex,with complicated automatic test pattern generation(ATPG) and debugging flow. The sample testing results are given in the paper. All the DFT methods discussed in the paper are prototypes for a high-volume manufacturing(HVM) DFT plan to meet high quality test goals as well as slow test power consumption and cost.     

A low-cost concurrent BIST scheme for increased dependability

Built-in self-test (BIST) techniques constitute an attractive and practical solution to the difficult problem of testing VLSI circuits and systems. Input vector monitoring concurrent BIST schemes can circumvent problems appearing separately in online and in offline BIST schemes. An important measure of the quality of an input vector monitoring concurrent BIST scheme is the time required to complete the concurrent test, termed concurrent test latency. In this paper, a new input vector monitoring concurrent BIST technique for combinational circuits is presented which is shown to be significantly more efficient than the input vector monitoring techniques proposed to date with respect to concurrent test latency and hardware overhead trade-off, for low values of the hardware overhead.     

自动驾驶仪计算机测试设备设计

自动驾驶仪是现代飞机的重要组成部分,保证自动驾驶仪的正常工作具有重要意义,自动驾驶仪计算机测试设备就是为了验证自动驾驶仪的正确性而设计的。该测试设备主要由硬件部分、上位机主控软件、下位机驻留软件三大部分组成。该测试设备可完成设备自检、自动测试、手动测试等功能。它可提供自动驾驶仪计算机生产过程测试、出厂合格检验等项服务。     

面向存储器核的内建自测试

存储器内建自测试是当前针对嵌入式随机存储器测试的一种经济有效的途径。它实质是BIST测试算法在芯片内部的硬件实现，形成“片上BIST测试结构999作为E-RAM核与芯片系统其他逻辑电路的接口，负责控制功能，实现片上E-RAM的自动测试。根据一个实际项目，本文介绍了MBIST的整体设计过程，并针对测试开销等给出了定量和定性的讨论。     

软件内建自测试中的模板库及测试路径分析

软件内建自测试是一种新型的软件测试方法，该文研究了其中的模板库设计和测试路径执行的问题。首先介绍系统的模板库定义及设计，以及它的主要特点，然后介绍了一种将模板库中程序块的执行路径二叉化的方法，使生成的测试用例具有高的路径覆盖率。     

Built-in Self Testing of Embedded Memories

The authors present a built-in self-test (BIST) method for testing embedded memories. Two algorithms are proposed for self-testing of embedded bedded RAMs, both of which can detect a large variety of stuck-at and non-stuck-at faults. The hardware implementation of the methods requires a hardware test-pattern generator, which produces address, data, and read/write inputs. The output responses of the memory can be compressed by using a parallel input signature analyzer, or they can be compared with expected responses by an output comparator. The layout of memories has been considered in the design of additional BIST circuitry. The authors conclude by evaluating the two schemes on the basis of area overhead, performance degradation, fault coverage, test application time, and testing of self-test circuitry. The BIST overhead is very low and test time is quite short. Six devices, with one of the test schemes, have been manufactured and are in the field.     

MT-6000中的内建自测试设计

MT-6000是一款时分多路复用串行数据总线控制芯片。其特点是高集成度,高容错性以及在恶劣环境下的高可靠性等。芯片设有内建自测试功能来保障其可用性,同时自测试方法简洁,其功能覆盖达80%以上。研究了MT-6000的系统结构,设计了核心部分的内建自测试,包括自测试码产生方法及自测试电路。最后给出了实验分析结果。     

基于内建自测试的测试向量生成方法

内建自测试(BIST)方法是目前可测性设计(DFT)中最具应用前景的一种方法。BIST能显著提高电路的可测性,而测试向量的生成是关系BIST性能好坏的重要方面。测试生成的目的在于,生成可能少的测试向量并用以获得足够高的故障覆盖率,同时使得用于测试的硬件电路面积开销尽可能低,测试时间尽可能短。本文对几种内建自测试中测试向量生成方法进行了简单的介绍和对比研究,分析各自的优缺点,并在此基础上探讨了BIST面临的主要问题和发展方向。