用VHDL和CPLD的电路简化方法的研究

目的　使用 VHDL降低目标电路的资源占用率和优化电路结构 .方法　分析用VHDL和 CPLD设计中容易引起电路复杂化的原因 ,并提出了相应的解决方法 .结果与结论　得到简化电路的一些有效的技巧与方法     

基于FPGA和单片机的全同步数字频率计的实现

本数字频率计采用以FPGA为核心器件设计。设计的过程用VHDL语言实现测频，测周等模块，用单片机进行显示器等硬件控制，C语言实现其软件控制。对于Quartus II设计工具而言，与Verilog及VHDL的设计流程是完全支持的，Quartus II设计工具内部嵌入了Verilog逻辑综合器，Quartus II最大的优势之一在于能够利用第三方工具。基于QuartusⅡ的VHDL的设计方法电子系统的设计方法和“自顶向下”与“自底向上”的设计方法。     

基于FPGA自适应数字频率计的设计

介绍一种以FPGA（FieldProgrammableGateArray）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。     

基于CPLD的多波形发生器的设计

设计采用硬件编程语言VHDL,设计方波、三角波和正弦波,利用QuartusⅡ7.2软件对三种波形的程序进行仿真,通过CPLD芯片EPM1270T144C5和DAC0832及放大器实现信号的传输,最后示波器完成波形的显示。采用VHDL语言设计的电路能够灵活地修改参数,而且极大地提高了电路设计的通用性和可移植性。     

基于FPGA的LCD显示控制器设计

文章介绍了图形式LCD视频控制芯片的设计方案，详细分析了该控制芯片的系统设计和各模块的功能实现，讨论并分析了模拟电路部分的设计，使用VHDL硬件描述语言完成了芯片数字部分的设计工作。LCD显示控制模块应用于示波表系统，为基于DSP、FPGA、LCD显示器协同工作的系统提供了一个较好的解决方案。     

电容传感器微弱电容测量电路的仿真研究

本文研究了电容传感器的三种微弱电容测量电路,分析和比较了它们的优缺点.基于对抗高过载低量程电容加速度传感器的设计要求,选择了一种基于电荷放大原理的电容测量电路方案,进行重点研究.并对该电路需要的元器件进行仔细的考虑和选择.运用Altera公司的软件MaxplusⅡ的VHDL语言,通过对复杂可编程逻辑器件CPLD进行编程,以产生开关控制时序,从而很好地实现了该测量电路的功能.     

基于FPGA的1553B总线编、解码器设计

本文在基于FPGA的基础上设计实现1553B总线接口板中的曼彻斯特Ⅱ型码的编、解码器。设计采用VHDL语言,使用Quartus Ⅱ9.0对设计实现综合、优化、仿真,最后在FPGA硬件电路上实现测试。     

信号采集中峰值检测电路的设计与实现

为实现信号采集中峰值检测,改进峰值检测电路的指标,提高峰值检测电路的速度,捕捉更窄的毛刺信号,使用VHDL语言来编写程序,设计了一种基于FPGA的峰值检测电路.采用串并转换的思想,先把采集到的数据做串并转换以降低速度,并使用流水线技术,提高了电路的工作速度,实现了峰值检测的功能.该电路在实际项目中得到了验证,能捕获2.5 ns以上的毛刺信号,可广泛用于数字存储示波器中.     

基于VHDL的闹钟控制系统

VHDL语言具有与具体硬件无关和设计平台无关的特性。本文的闹钟设计与制作是基于VHDL语言,并对系统硬件设计和软件实现进行了详细的描述。