数字多道脉冲幅度分析器的硬件电路设计

介绍了基于高速ADC、DSP、FPGA等器件设计实现多道脉冲幅度分析器的硬件电路。该设计提高了仪器的性能,将得到广泛应用。     

基于DSP技术的多道核脉冲幅度分析器的设计

介绍以DSP2407芯片为核心,采用专用峰值幅度采样保持电路,根据输入信号上升沿及峰值信息进行分析的多道核脉冲幅度分析器系统的原理和硬件结构.在合金分析及同位素密度成像系统中,采用本脉冲幅度分析器进行高速数据采集,取得了满意的效果.也可适用于其他核脉冲信号峰值幅度分析的场合.     

基于二分法的新型多道脉冲幅度分析器

采用二分法设计了一种新型的数模变换方法,并用该数模变换法研制成功了一个256道的多道脉冲幅度分析器,然后详细介绍了该多道分析器硬件和软件的实现方法.这为多道分析器的设计、研制提供了一种新的方法.     

基于DSP的数字多道脉冲幅度分析器设计

介绍了基于DSP的数字脉冲幅度分析器的设计.采用TMS320F2812作为数字核信号处理器,将ADC采集到的核信号进行数字积分、寻峰、阈值判别等数字处理,并得到能谱.系统通过USB接口实现数字多道与PC端监控及能谱分析软件的通信.最后本文给出了由NaI(TI)探测器得到的核信号经数字多道处理后,获得137Cs的能谱图.     

一种实用多道脉冲幅度分析器

便携式核能谱测量仪器一般有低功耗、小体积及低成本等特点,本文以高性能单片微控制器C8051F340为核心,详细介绍了一款多道脉冲幅度分析器的设计方案及相应性能测试,并重点介绍了峰值检测电路的设计及性能测试结果。结合C8051F340高性能特点,在此多道脉冲幅度分析器的基础上增加相应的外围电路及信号调理电路即可构成便携式低功耗核能谱测量系统。     

数字化多道脉冲幅度分析器调理电路设计

介绍了一种适用于数字化多道脉冲幅度分析器(DMCA)的调理电路。该电路具有宽带、高速、抗干扰能力强、参数动态可调等特性。实验表明,该电路能够有效抑制噪声,提高ADC有效位数,可以满足数字化多道脉冲幅度分析系统的需求。     

基于CPLD+ARM的多道脉冲幅度分析器设计

介绍了一种基于CPLD+ARM的多道脉冲幅度分析器的设计方案。通过在CPLD内建立FIFO缓存队列,使数据采集和脉冲幅度分析速度协调,提高核脉冲的通过率;采用STM32F10X固件库开发多道分析器软件,可缩短软件开发周期;高集成度、低功耗器件的应用有助于降低多道分析器的功耗并有利于其小型化。CPLD+ARM的实现方案体现出一定的优势。     

基于LonWorks技术的多道脉冲幅度分析器的设计

设计了一种基于LonWorks技术的多道脉冲幅度分析器.该分析器以单片机为主控制器,采用硬件电路进行脉冲峰值检测,以单片机和神经元芯片控制数据采集和网络通信.采用Keil C51编写单片机程序;单片机与神经元通信程序采用Neuron C语言完成;计算机程序采用VB程序语言编写.测试结果说明:该仪器转化速度快,功耗低.     

CPLD在微机化多道核谱获取系统中的应用

介绍了一种采用EDA技术和CPLD器件的高性能微机化多道核谱获取. 利用CPLD对多道脉冲幅度分析器数字电路进行系统集成的设计原理与方法，对系统的特点和设计中的技术要点作了详细的探讨。     

基于无线局域网的多道脉冲幅度分析器

介绍了一种基于无线局域网络技术的数字化多道脉冲幅度分析器的设计,根据无线局域网络的特性改进了能谱数据存储结构与传输算法,减小了多道系统的死时间。使用无线局域网技术将多道系统与上位机无线互联,可以实现远程核脉冲信号采集与分析,减少工作人员现场操作仪器所受的辐射剂量。