百万像素电子倍增CCD数字化相机的设计

论述了一种基于1024 pixel×1024 pixel电子倍增(EM) CCD图像传感器(CCD201)的数字化相机设计方法.利用复杂可编程逻辑器件(CPLD)产生CCD逻辑时序及视频同步处理控制时序;采用集成器件与分立器件相结合的方式实现EMCCD垂直驱动时序,获得视频信号;使用带有相关双采样(CDS)功能的16位...     

异步Binning高帧频CCD相机的拖尾校正

一种基于异步时序驱动和Binning技术的高帧频成像技术在帧转移CCD相机上得到成功应用。为了抑制该CCD相机成像时产生的拖尾效应,基于该相机的高帧频连续成像原理,理论上分析了图像获取过程中拖尾产生的原因,给出了一套完整的消除拖尾的数值解析算法。该算法充分考虑了图像亮度变化对拖尾形成产生的影响,并对此进行了修正,已在异步Binning CCD相机上进行了实验验证。利用相机以40 000帧每秒的帧频获取4幅连续图像进行实验,实验结果表明,该算法可有效去除每幅图像的拖尾噪声,而且消除拖尾噪声后的图像区域的灰度方差得到明显降低,异步Binning CCD相机的成像质量得以提高。上述结果表明算法适用于高帧频相机的连续成像。     

基于线阵CCD的高反射物体图像采集设计与实现

介绍了一种应用于高反射物体金属标牌的图像采集装置,详细介绍了线阵CCD驱动电路的设计以及CCD信号的处理,并给出了时序仿真图形和程序流程图,最后通过对比实验,证实了该图像采集装置优于普通采集装置。     

超高分辨率CCD成像系统的设计

介绍了基于50 Mpixel超高分辨率全帧型CCD芯片KAF50100的成像系统设计方法.该系统采用幕帘式焦平面机械快门对CCD进行曝光控制,CCD输出图像信号在专用模拟前端(AFE)芯片AD9845B中进行处理和模数(A/D)转换后,经现场可编程门阵列(FPGA)缓存和排序,通过低压差分信号(LVDS)接口发送至上位机.系统中所有驱动时序和控制信号均由FPGA产生,上位机通过RS422总线对系统进行命令控制.针对KAF50100四路输出不均匀性问题提出了基于最小二乘法拟合的校正方法.实验验证表明,系统可在KAF50100的最大速度模式下工作,像素读出速度为4×18 MHz,最大帧速为1 frame/s,电路读出随机噪声为2.76@12bit,动态范围为63.4db.该成像系统设计方法可以充分发挥KAF50100的性能,并且具有良好的通用性和扩展性,可以广泛应用于超高分辨率CCD成像系统的设计中,如可见光水下探测、卫星遥感、天文观测等.     

帧转移型面阵CCD驱动电路的设计

本文采用帧转移型面阵CCD FT18作为传感器件,设计了一种高帧频大面阵CCD的驱动电路。这种高速驱动电路能够保证在跟踪视频不变的情况下增加成像系统的视场角,满足了大视场搜索目标的要求。本文在介绍面阵CCD FT18的结构和特点的基础上,完成了FT18的时序电路和功率驱动电路的设计,并采用相关双采样(CDS)技术滤除了视频信号中的相关噪声,提高了系统的信噪比。系统在设计完后进行了辐射定标,从定标实验数据可以看出CCD响应度为线性,验证了驱动电路工作正常。整个系统采用现场可编程门阵列（FPGA）作为核心控制器件,完成自上而下的模块化设计,实现了硬件设计的软件化,提高了开发效率。     

基于FPGA的背照式CCD47-10驱动电路设计

针对背照式CCD47 - 10的驱动时序要求,提出以FPGA作为时序发生器的驱动电路设计方案.通过对时序分析,完成时序发生器、电压偏置电路、驱动器3个模块的硬件电路设计.使用VHDL语言进行逻辑电路设计,实现电路控制、参数配置以及驱动时序产生.最后通过成像实验,对驱动电路性能进行分析.实验表明,该电路能驱动CCD47 - 10在两种模式下稳定工作,满足CCD47 - 10的应用要求.     

基于CPLD的线阵CCD驱动电路的设计

针对传统CCD驱动电路存在的不足,尤其是当驱动电路工作在较高频率时易产生严重干扰,系统工作不稳定,我提出了一种线阵CCD驱动电路的设计方案,该方案运用CPLD技术来设计产生ILX526A图像传感器的驱动时序.采用MAXPLUSⅡ开发系统,运用硬件描述语言VHDL对CPLD进行编程,然后进行仿真,并进行了实验的研究.仿真和试验结果表明,该驱动电路具有通用性,对程序稍作修改,就可以实现其他型号的CCD驱动电路的设计,因此该方案对CCD驱动电路的设计具有相当重要的参考价值.     

高分辨率CCD芯片FTF4052M的驱动系统设计

CCD芯片的驱动系统是数字航测相机的核心部分,它关系到整个相机的性能和技术指标。介绍了高分辨率全帧CCD芯片FTF4052M的内部结构和驱动时序,采用集成芯片设计了该CCD芯片的驱动电路并应用于数字航测相机系统,其中包括驱动电路的时序设计和所需偏置电源的设计。集成芯片SAA8103为驱动CCD芯片提供脉冲信号,与TDA9991协调工作产生CCD垂直行驱动时钟,与74ACT04芯片配合产生驱动CCD芯片的水平像素转移时钟。实验结果表明,此CCD驱动系统采用大规模专用集成芯片进行设计,具有性能好,功耗低,体积小的优点,能够输出两路CCD电压信号,数据输出速率达2帧/s,满足了数字航测相机系统的设计要求。     

基于CPLD和USB2.0的线阵CCD数据采集系统及应用

线阵CCD具有检测精度高,传感范围大,信号传输速度快等优点,在特定的应用领域中有面阵CCD不可比拟的优势.文中采用复杂可编程逻辑器件CPLD和USB2.0接口技术,实现了线阵CCD的高速驱动和每秒100帧的数据直接传输,在VC++平台上编写了数据显示和存储软件.系统已应用于一维液晶光学相阵列光束偏转性能测试中.     

单片机在CMOS APS图像采集系统中的应用

近年来CMOS APS(active pixel sensor,有源图像传感器)发展较快,成为图像传感器市场中CCD的有力竞争者,在抗模糊、单电源供电、低功耗方面优势显著,而且由于集成度高,一般芯片内集成有模拟信号处理电路和A/D转换,信号直接数字输出,使成像系统外围电路简单,可以实现系统的小型化和低功耗.在带I2C总线控制接口的LM9617CMOS图像传感器成像系统的设计中,采用单片机8051模拟I2C总线进行相机控制,并控制CPLD器件产生相机时序,完成了图像的采集和数据存储控制.这种图像采集系统可以实现相机的微小化和低成本,应用领域广泛.     

面阵CCD芯片KAI-1010M的高速驱动系统设计(最终版）

CCD芯片的驱动系统是空间数字测绘相机的核心部分之一,它关系到整个相机的性能和技术指标。简要介绍了行间转移面阵CCD芯片KAI-1010M的内部结构和驱动时序,采用新方法和低成本器件设计了该CCD芯片的驱动电路,把电源和电机控制的脉冲宽度调制技术引入到CCD驱动电路,采用超高速运放驱动高速负压信号以减小其上升、下降沿时间,达到高速低成本驱动要求,解决了驱动设计中的技术难点。实验结果表明：此CCD驱动系统采用低成本的器件设计,具有性能好,成本低,能够同时输出两路CCD电压信号,数据输出速率达15 frame/s,满足空间测绘相机系统的设计要求。若进一步改进电路,数据输出速率可达27 frame/ s。     

角膜图像采集系统中的CCD驱动设计

针对角膜图像采集系统开发过程中的面阵CCD图像传感器驱动进行了设计。选用ICX424AL面阵CCD作为图像采集系统的图像传感器,分析了ICX424AL的驱动时序要求,介绍了高性能模拟前端处理芯片AD9949A内部主要电路模块的工作原理及相关电路的寄存器控制方法,实现了基于CPLD与AD9949A的ICX424AL驱动设计。最终测试结果显示,CCD可产生正确的模拟信号输出,将数字视频信号采集到计算机后,能够得到良好的图像采集效果。     

线阵CCD相机电路设计

本文以TCD1501C为图像传感器,描述了线阵CCD相机电路的设计过程。介绍了CCD驱动、A／D转换、对外接口部分,并给出了解决方案和实现方法。     

SAR光学处理器输出图像的实时处理装置

合成孔径雷达获得的图像是一种准全息图像。它通过光学相关器转换成可见光图像信息。本论文研究的内容是把这种光图像信息,在通用的监视器上实时显示的转换装置。它由光学系统、线阵CCD像机和帧存储实时显示系统三个部分组成。光学相关器输出的光图像信号通过光学系统成像在线阵CCD像敏元上,并转换成电信号,通过帧存储实时显示系统按照电视体制输出,在监视器上实时显示。图像的各种显示方式由单片机控制。     

用于高速测量的CCD激光位移传感器的研究

介绍了一种用于高速测量的CCD激光位移传感器测量系统,可用于高速、实时地测量运动物体的位移或高速振动。传感器测量系统由光学系统、具有7500像元的高速线阵CCD、转换速率达40MHz的高速ADC、高速缓存FIFO、比较器筛选电路、CPLD时钟驱动电路、像元脉冲计数器和数字信号处理器DSP构成。在系统中采用自适应控制方法,通过调节激光的发射频率和输出电流强度来调节发射激光光强,从而适应各种被测对象和外界环境条件。采用特殊设计的比较器筛选电路来控制FIFO对高速AD采样数据的存储和DSP对高速FIFO中数据的读取,使 FIFO只存储CCD输出的有效像元信号,从而减轻了DSP数据处理的负担,实现对CCD传感器信号的采集与处理同时进行,以满足高速测量的需要。实验表明数据转换速率可达40M,最小采样间隔时间为0.1ms。     

Measurement of nanosecond time-resolved fluorescence with a directly gated interline CCD camera

CCD cameras coupled optically to gated image intensifiers have been used for fast time‐resolved measurements for some years. Image intensifiers have disadvantages, however, and for some applications it would be better if the image sensor could be gated directly at high speed. Control of the ‘charge drain’ function on an interline‐transfer CCD allows the sensor to be switched rapidly from an insensitive state. The temporal and spatial properties of the charge drain are explored in the present paper and it is shown that nanosecond time resolution with acceptable spatial uniformity can be achieved for a small commercial sensor. A fluorescence lifetime imaging system is demonstrated, based on a repetitively pulsed laser excitation source synchronized to the CCD control circuitry via a programmable delay unit.