基于FPGA和TDC-GP2的钟差测量系统设计

在航天试验靶场,频标设备的频率准确度直接决定了测控设备测量数据的质量,而频率准确度的测量依赖标准频率与本地频率的钟差测量,目前在各测控站点一般采用高精度计数器来实现,但由于计数器输出的钟差测量结果只能在本地显示而不能进行远程传输,导致总体人员不能在时钟主站有效对各测控站点的守时情况进行实时监测和辅助判决,易出现调钟错误的问题。提出了一种基于FPGA和TDC-GP2的钟差测试系统设计方案,可对本地的钟差进行测量,测量精度高达100ps,并通过试验任务IP网进行上报,达到对守时结果远程监测和辅助判决的目的。     

基于FPGA的IRIG-B码产生器设计与实现

随着大规模集成电路和可编程技术的发展,对靶场时统设备的可编程度、集成度的要求越来越高,特别是对于车载测控设备,由于受空间、运输等条件的限制,对时统设备的体积、可靠性提出了更高的要求.结合靶场时统研究项目,提出了一种基于FPGA的IRIG-B码产生器的设计方案,以CycloneⅣFPGA芯片EP4CE22为核心,采用原理图和Verilog语言进行编程实现.它具有操作简单、可靠性高、功能拓展性强、体积小等优点,可广泛应用于靶场测控设备之中.     

基于ISA总线接口的B码终端卡设计与实现

针对车载设备,传统B码终端存在设备体积大、接线多、不利转运等问题,提出一种基于ISA总线接口 B码终端卡设计方案,通过ISA总线直线向测控设备监控计算机传输时间信息,减小了设备体积,便于操作,提高了设备可靠性。     

基于TMS320DM642的无人机景象匹配辅助导航系统构建

景象匹配辅助导航系统传统上大多是基于PC机、PC104计算机实现的,由于受重量、体积、功率等方面的限制,无法应用于无人机平台上.针对该问题,提出了一种基于TT公司TMS320DM642高性能DSP处理器的无人机景象匹配辅助导航系统设计方案,经试验分析,可满足无人机平台的需要.