并行级联分组码的一种新的迭代译码算法

并行级联分组码比串行级联分组码具有更高的码率,基于LLR计算的Turbo迭代译码算法使其内外分量码均做到了软判决译码。通过引入校正因子a（m）,将接收信息与子译码器的输出软信息进行线性叠加反馈能在省去繁琐的LLR计算的情况下实现并行级联分组码的Turbo迭代译码。仿真研究表明,若将译码器的输出进行简单的相关运算,可进一步改善译码器性能。     

并行级联分组码基于相关运算的叠加反馈译码

并行级联分组码和串行级联分组码均可实现基于LLR计算的Turbo迭代译码,但前者具有更高的码率.将接收信息与子译码器的输出软信息进行线性叠加反馈能在省去繁琐的LLR计算的情况下实现并行级联分组码的Turbo迭代译码,仅通过对译码器的输出进行简单的相关运算以及对Chase2译码算法进行适当的改进便可获得接近LLR算法的译码性能.仿真研究验证了算法的有效性.     

新型(2k, k, 1)卷积码的构造

结合双环循环码和(2,1,1)卷积码,构造了一类(2k,k,1)卷积码,获得了一种短码构造长码的新方法。通过定义一种状态转移矩阵,利用代数方法和格栅图,揭示了该码类的构造机理,发现其码字结构的均衡性与多样性俱佳,具有良好的距离特性。仿真实验表明,(2k,k,1)卷积码的纠错性能和译码速度相较于传统卷积码存有一定优势。     

卷积码基于逃逸机制的次优译码

本文借助降排序、动态选择器和矢量寄存器等模块,提出了一种卷积码M算法的矩阵实现方案,设计了一种具有并行处理能力的单一结构译码器.M算法容易陷入次优的局部搜索区域,本文利用快检卷积码的快检特性,结合低密度校验码的核加运算和蔡氏算法的最近邻域扩展思想,建立了一种低开销的逃逸机制,帮助译码器快速摆脱局部最优解.仿真实验表明,基于逃逸机制的改进算法可获得约0.8db的额外增益,充分证明了算法的可行性和有效性.     

基于嵌入式的智能火灾监控系统设计

介绍了智能火灾监控系统的系统构建与拓扑结构,给出了监控系统的硬件结构,探讨了基于嵌入式在火灾监控中的应用.该系统使用总线技术能有效地完成分布式远程控制和故障诊断,采用了软、硬件抗干扰措施,以及使用霤/OS-Ⅱ实时操作系统,使得其能完成多任务并且有较短的中断响应时间,并凭借很强的存储区保护功能,利于软件诊断.因此,使报警更加准确可靠,最终实现故障报警并实时显示.     

二阶幻方卷积码的构造及译码

以线性分组码和卷积码为基础构造出一类(2k,k,2)卷积码,并通过定义一种三维矩阵进行了状态转移描述.通过引入各种矩阵处理模块,构建出一种具有并行处理能力的维特比矩阵译码器,这种译码器的单一结构有利于对其进行分析和设计.仿真实验表明,该类卷积码的确具有高效的译码速度和优良的纠错能力.     

一种维特比译码器的矩阵实现方案

本文针对(2,1,l)卷积码提出一种维特比矩阵译码算法,通过引入整形、合并和动态选择等辅助模块,实现了所有环节的矩阵处理,构建出具有单一结构的并行译码器。由于只需要更改一部分模块的内部参数便可获得不同卷积码译码器,因此非常有利于分析和设计。仿真实验表明,在运算量更少的情况下,矩阵译码器可以取得接近最优的译码性能。     

一种新的多维乘积码的迭代译码算法

多维乘积码能实现长码和编码随机化,且比二维乘积码对噪声的均化更彻底。算法对多维乘积码实施turbo迭代译码时,通过校正因子α(m)的引入定义了线性叠加反馈,从而用简单的相关运算代替了传统乘积码迭代译码中复杂的LLR运算,降低了译码复杂度。仿真研究表明,多维乘积码比二维乘积码更为简单高效。     

基于可变电抗的高压软启动器研究

以高压软启动器为原型,对可变电抗器的系统构建、拓扑结构进行了研究,特别是对可变电抗器的等效模型进行了深入分析。给出了可变电抗器的等效电路以及图形分析。在系统仿真实验中,使用的启动电机型号为JQR630-8三相异步电动机,通过仿真实验,得到了电流的仿真图形。在全压直接启动时,电动机最大定子电流为额定电流的6.4倍,而采用可变电抗式软启动器启动时最大定子电流仅为额定电流的1.9倍,减小了电动机的启动电流,从而达到了保护电动机和设备的目的。     

多阶幻方卷积码的构造及译码

本文结合线性分组码和卷积码,构造出一类信息组长度和约束度都相对较大的多阶幻方卷积码.通过定义一种多维矩阵,进行了状态转移分析,并借助矩阵运算构建出单一结构但却能并行处理的软判决维特比译码器.仿真分析表明,该码类存在大量距离特性优良、高效率的好码,具有获取香农码的良好预期.