基于锁相环实现信号相频突变的跟踪

锁相环是一种相位误差自动控制系统,在通信领域有着广泛的应用。通过设计锁相环路,实现对输入信号的频率和相位突变时的跟踪。首先介绍锁相环路的基本原理,然后对一阶和二阶锁相环的动态跟踪特性进行分析,最后采用仿真软件Multisim 13.0设计仿真电路,针对一阶、二阶PLL的输入信号频率和相位突变时的情况进行仿真研究,实际仿真结果与理论分析相吻合。仿真结果表明,设计的锁相环路实现了对输入信号频率和相位突变后的跟踪。     

2.4GHz动态CMOS分频器的设计

对现阶段的主流高速CMOS分频器进行分析和比较,在此基础上设计一种采用TSPC(truesingle phase clock)和E-TSPC(extended TSPC)技术的前置双模分频器电路.该分频器大大提高了工作频率,采用0.6μm CMOS工艺参数进行仿真的结果表明,在5V电源电压下,最高频率达到3GHz,功耗仅为8mW.     

单向实时数字视频传输中帧同步锁定技术研究

提出一种适用于单向实时数字视频传输系统的帧同步锁定方案。其方法在接收端采用本地参考时钟、状态机、锁相环，并结合CIMT编码方式实现系统自动维持帧同步锁定，而无需周期性加入帧同步码。对该帧同步锁定方案与周期性加入帧同步码强制锁定方案进行性能比较．并将其应用到单向实时数字视频光纤传输系统中。实验证明，系统自动实现帧同步锁定的方案是单向实时数字视频传输系统实现帧同步锁定的最佳方案。     

用大规模锁相环集成电路MC145146实现小数分频

介绍了一种利用大规模锁相环集成电路MC145146实现小数分频的原理,并用MC12013作前置分频器进行了实验,证明了其正确性。     

用于网同步的数字处理智能锁相环

把大规模集成电路和计算机结合,构成数字处理智能锁相环(DP-PLL)。DP-PLL依靠存贮程序控制获得较好的同步性能,可以抑制很低频率的相位抖动及具有一定抗输入信号扰动的能力,是实现网同步的理想部件。本文主要论述DP-PLL系统的结构、设计方法和实验结果。     

无线收、发信机的设计

主要讲述移动通信中收、发信机的工作原理、基本结构和组成.在给出收、发信机原理框图的同时,着重分析了锁相环路的设计.     

基于RF2514的915MHz AM/ASK发射电路设计

RF2514是一个集成有锁相环的AM／ASKVHF／UHF发射器芯片，它可工作在100MHz～1000MHz频段，并采用AM／ASK调制方式。芯片内含集成压控振荡器、鉴相器、分频器、基准晶体振荡器和锁相环回路，能够发射数字信号。除了标准的低功耗模式外，RF2514还有一个自动闭锁功能，当PLL失锁时，     

可编程定时器--终极定时解决方案

如今,通信、计算和先进消费型系统中的复杂设计越来越容易受到最后时刻的设计变更、性能要求的不断攀升以及相关标准演进的影响。设计师必须保持灵活性,以便能够将关键元件的选择推迟到开发过程的后期来进行。     

行波管放大器相位噪声的分析及其抑制

主要分析规则调相信号对行波管放大器频谱纯度的影响,并且根据行波管放大器相位噪声产生的过程和原因,提出两种抑制相位噪声的方法.