在系统集成中的可编程器件（三）

现场可编程门阵列(FPGA)和编程工具介绍 0.6μCMOS工艺FPGA的推出是微电子工艺进步引起系统设计变革的一个非常成功的例子。它也是半定制门阵列的设计方法和现场用户可编程的设计要求结合的产物。由于FPGA的推动,系统集成单一的ASIC途径已经被越来越多的FPGA原型设计和嵌入式CPU Core和DSP Core的设计所补充。FPGA的设计方法至少在三个方面为系统用户提供了设计手段:一是把FPGA作为设计的原型验证;二是把FPGA作为储备设计的手段;三是把FPGA作为产品上市阶段的暂时采用的电路。一旦市场形势走俏,立即用MPGA的正式电路替代。     

基于MSI的时序逻辑电路设计方法

介绍以中规模集成计数器为核心，结合中规模集成组合逻辑器件及少量门电路进行时序逻辑电路设计的方法。     

时序逻辑电路ASIC化PLA模型设计法（一）

专用可编程集成电路（ASICApplicationSpecificIntegratedCircuit）是速度快、集成度高、用户可编程的逻辑器件。近几年，在数字系统和计算机外围接口电路设计中ASIC得到了广泛的应用。本文给出的用PLA模型设计时序逻辑电路的方法不同于传统的时序电路设计方法，更适用于ASIC实现时序逻辑电路。文中给出了经过仿真和验证、功能正确的设计实例电路。     

FP──VLSI自动综合系统

ＦＰ—ＶＬＳＩ自动综合系统是一个集成化的ＶＬＳＩ自动设计工具，它能完成从并行算法到脉动算法到脉动结构再到逻辑结构最后到ＣＭＯＳ版图的自动综合过程．ＦＰ—ＶＬＳＩ系统以脉动阵列为ＶＬＳＩ的体系结构，采用具有良好代数性质的ＦＰ／Ｂ语言作为各层次的描述语言，通过程序变换进行综合和优化．该系统支持形式化的ＶＬＳＩ设计方法，能保证设计结果的正确性．     

Xilinx推出革命性的COOLRUNNER—Ⅱ系列

2002年1月16日,北京-世界领先的可编程逻辑器件供应商赛灵思公司(Xilinx)今天宣布推出采用全数字核心的CPLD新类型-CoolRunner~(TM)-ⅡRealDigital CPLD系列。CoolRunner-ⅡCPLD提供了高性能和超低功耗的勿需折衷的最佳结合,并针对目前系统设计人员不断增长的需求进行了成本优化。CoolRunner-Ⅱ系列器件的密度范围从32至512宏单元,其性能高达300MHz,管脚至管脚延迟快到仅3.5ns,同时静态电流小于100微