基于 HCORDIC 的浮点运算协处理器的设计

通信硬件、信号和图像处理上需要进行大量数学运算,坐标旋转数字计算机(CORDIC)算法可以在硬件上快速计算三 角、双曲线、自然对数和平方根函数,IEEE 754 标准是目前最常用的浮点数标准,所以提出了一种处理浮点运算的协处理器。 高基数自适应性 CORDIC(HCORDIC)算法具有收敛速度快的优点,通过设计用于该算法的浮点乘法器和浮点加法器,进而设计 出计算多种三角函数和超越函数的浮点运算协处理器架构。 该架构可以实现更快的收敛,同时减少了输出延时并具有低误差 精度。 设计已在现场可编程逻辑门阵列(FPGA)上实现,结果表明,相比于 Xilinx CORDIC IP 和其他 CORDIC 架构,在输出延 迟、最大工作频率、关键路径和计算精度等方面有更好的表现,该设计可以应用于多种计算场景,具有较强的工程价值。