16位嵌入式微处理器核的设计及验证

采用自顶向下方法,设计实现16位精简指令集计算机架构的嵌入式微处理器核HEUSoC 1,利用现场可编程门阵列片内的大量存储资源实现双端口存储器及零等待的指令和数据访问,从而保证指令的单周期执行。通过Verilog硬件描述语言实现微处理器核的RTL级描述,编写计算斐波那契数列的测试程序验证了HEUSoC 1的正确性。在Xilinx Spartan 2芯片上的统计结果表明,HEUSoC 1的资源占用率较低,处理器最高频率约为22 MHz,适合于对功耗和性价比要求严格的嵌入式应用领域。     

多跳无线网络通用网络编码结构研究

编码结构是决定运用网络编码与否的一个重要因素.根据多跳无线网络的特点,在现有的网络编码结构的基础之上,提出三种可以在无线网络中进行网络编码的通用编码结构:泛I型、泛Y型和泛X型结构.研究了网络节点对于这三种编码结构的发现、编码和解码的具体算法和过程,并对所提出的三种通用编码结构的编码有效性进行了实验仿真,仿真结果表明,编码结构的使用可以有效提升无线网络的平均吞吐量.     

单矢量传感器倍频窄波束技术研究

在小尺寸声呐平台中单个矢量传感器较水听器阵有优越性,但其自然指向性波束较宽,-3dB波束全宽度约为90°,通常不能分辨多目标.本文分析了瞬时声强流(声压和振速的乘积)中所含基带频率的倍频成分,提出的倍频窄波束技术在不降低抗各向同性干扰能力前提下利用单矢量传感器形成尖锐指向性.仿真计算表明新方法形成的-3dB波束全宽度约为26°.这使得单矢量传感器有初步的双目标分辨能力.     

基于动态可重构FPGA的自演化硬件概述

演化硬件研究如何利用遗传算法进行硬件自动设计,或者设计随外界环境变化而自适应地改变自身结构的硬件,在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值. 自演化硬件是在硬件内部完成遗传操作和适应度计算,利用支持动态部分可重构的FPGA芯片上的微处理器核实现遗传算法,模拟生物群体演化过程搜索可能的电路设计并配置片上的可重构逻辑,找到最优或较优的设计结果,从而实现自适应硬件. 当电路发生故障时,自演化硬件自动搜索新的配置,利用片上冗余资源取代故障区域,从而实现自修复硬件. 介绍了基于动态部分可重构FPGA的自演化硬件的基本思想、体系结构以及研究现状,总结并提出了亟待解决的关键技术,指出高效的电路染色体编码表示与可重构逻辑配置位串之间的映射方式是当前研究的重点之一.     

基于模拟的SoC功能验证研究

基于模拟的验证技术在SoC等复杂数字系统功能验证中一直占据统治地位.模拟激励产生的速度和质量是决定验证过程收敛速度的关键因素,覆盖率信息定量地表示了验证完成的程度.覆盖率导向的受约束随机激励生成技术提高了验证过程的效率和自动化程度.按照是否需要待验证设计的内部结构信息,将受约束随机激励生成技术分为基于学习的激励生成和基于构造的激励生成两类并分别进行分析.对基于模拟的SoC功能验证涉及的其它关键技术如:约束定义、覆盖率分析及IP核及核间通信协议的功能验证等国内外研究现状进行了分析和总结,并对未来的发展趋势和研究方向进行了展望.     

基于分形理论的小波域水印模型

提出一种基于小波变换与分形编码技术相结合的矢量地图零水印模型.通过小波变换获得地图的低频系数块,利用分形相似计算获得与该低频系数块匹配的图像子块,将图像子块通过拼贴生成零水印并提交第三方版权认证机构备案.实验表明:该水印模型受几何攻击后的平均误码率为文中同类算法的0.6,且能够抵制IBM攻击.