无线式多用户颅内压监测仪的研制

为了克服传统的颅内压监护方法(单机单路和有线导联)的局限性,无线式多用户颅内压监测设备的研制已成为最新的医学发展方向之一。其中无线信号的发射和接收,以及多路数据处理和上位机控制部分,是其主要组成部分。以某无线式颅内压监护仪设计为例,详细介绍了无线数据的收发,利用FPGA进行多路数据处理和上位机应用软件的设计方法。此系统的主要优点是方便、精确、直观、经济,实现了一机多用和小型化。     

卡尔曼滤波器的FPGA实现

采用FPGA(现场可编程门阵列)实现卡尔曼滤波器,最终的设计结果不但简化了计算,还得到了更满意的跟踪结果,使卡尔曼滤波器的实现更加简单,效果更理想。另外,通过FPGA实现可以提供很大的编程灵活性,可以随时对程序进行修改与扩充,大大降低研发成本。     

变电站刀闸操作产生电磁干扰及对保护影响的测量

该文对运行中500 kV变电站隔离刀闸操作过程中产生的电磁干扰及其对二次回路、保护影响进行了现场测量。本次测量使用数字存储示波器对干扰进行了记录。测量项目包括隔离刀闸切合母线在二次回路上产生电磁干扰的实际水平、特点等。对测量数据进行分析获得了电磁干扰的一些重要特征。为变电站电磁干扰分析以及保护防护研究提供了一些有意义的数据。     

VelociTI结构浮点DSPs寄存器堆读写的流水线设计

研究了VelociTI结构浮点数字信号处理器寄存器堆的流水线读写原理并提出了一种设计方法。该方法对单操作数双精度浮点指令采用2个32位数据通路用1个流水线周期读取源操作数，双操作数双精度浮点指令采用锁定译码单元，利用若干流水线周期读取源操作数。采用写控制向量的方法实现了流水线多个周期执行写操作。该方法正确实现了基于IEEE754标准的双精度浮点数据在寄存器堆与功能单元之间的32位数据通路上的传输，仿真结果验证了其正确性。     

uC/OS-Ⅱ支持下的嵌入式TCP/IP协议应用

针对采用了“前后台系统”的嵌入式TCP/IP协议带来数据帧传输实时性差和难以添加应用层模块的问题，通过将嵌入式实时操作系统uC/OS-Ⅱ和已被广泛运用于8、16位单片机系统的uIP协议栈的结合，优化了uIP协议栈各个网络模块的运行.同时针对工控设备的网络通信特点，将UDP协议作为协议栈的基本数据传输方式，从而提高了uIP协议栈数据帧传输的实时性.实验表明，在将整合后的协议栈移植到一令嵌入式的websever后，系统具有较高的数据传输实时性并且运行稳定.     

基于VelociTI体系结构的DSP指令分配的实现

在设计基于VelociTI体系结构的数字信号处理器过程中,为了高速实现并行指令的分配,提出了一种基于该体系结构的指令分配方法:排序法。该方法结合决策树原理实现取指包指令并行性测试,并将处理器的功能单元按照一个规定的顺序排列,使每一个功能单元与执行包的某一个字段对应,将执行包中的指令根据译码的结果和功能单元的顺序进行重新排序,从而完成指令到功能单元的分配。仿真结果证明该方法是十分有效的。     

基于结构化稀疏表达的高分辨率光学遥感图像的船只检测

为克服近岸船只检测中复杂港内背景干扰和基于深度学习算法的大视场光学遥感图像标注工作量大的困难,本文提出了基于小样本集的结构化稀疏表达方法来实现近岸船只检测的算法。构建由近岸船只目标,背景干扰信息和误差矩阵等三部分子字典组成的结构化稀疏表达字典,经小样本集的字典训练过程生成判别性稀疏编码。首先将多方向近岸船只目标样本与港内复杂背景信息样本经过HOG特征提取和PCA分析对原子进行初始化,然后使用K-SVD和LASSO算法对字典进行训练。在字典中引入误差矩阵对样本的类内差异进行表示,增强了稀疏编码的判别能力和系统鲁棒性。最后提出船只目标区域提取的置信度计算方法,对生成的结构化稀疏编码进行判别,提取船只目标区域,实现船只检测。通过对不同尺寸字典模型、引入误差矩阵前后的结构化稀疏表达模型进行实验,实验结果表明提出的引入误差矩阵的结构化稀疏表达方法的有效性,以及在小样本集下比现有技术方法具有更好的检测性能。      

一种对现场检修的换流变质量风险综合评估的方法

换流变压器现场检修工作与原厂检修相比,在检修设备、检修环境等条件方面会存在一定的差异,这些差异必将影响换流变最终的质量。本文提出一种质量风险综合评估理论,通过理论计算确定一台换流变经过现场检修后其质量下降的程度,评定其风险等级。     

分数倍抽样率转换器的时变网络结构及其FPGA实现

提出了分数倍抽样率转换器的高效时变网络结构的设计方法,并用现场可编程门阵列（FPGA）实现.通过对分数倍抽样率转换器的多相结构与时变网络结构的比较,指出在实现分数倍抽样率转换器时,时变网络结构克服了分数延迟的问题,结构简单;整个设计采用并行工作方式以提高系统的运算速度;采用低抽样率下进行滤波运算,从而大大降低了运算量.以I/D=256/1 023倍抽样率转换器为例,用FPGA XC2V250-5来实现时变网络结构的设计,芯片利用率为61%,最高工作频率可达92.225 MHz.     

一种离散余弦变换电路的并发故障检测结构…

本文提出了一种离散余弦变换 (DCT)电路的并发故障检测结构。DCT采用 B.G.L ee算法蝶型结构实现 ,检测采用的方法是基于算法的并发故障检测容错方法。与其它并发故障检测容错结构相比 ,本文提出的并发故障检测 DCT结构在硬件及时间冗余度上均优越